LDO噪声抑制网络设计：原理与工程实践

1. LDO噪声抑制网络的设计原理与应用实践

在精密模拟电路设计中，电源噪声往往是限制系统性能的关键因素。记得我第一次调试高速ADC系统时，花了整整两周时间才意识到那3dB的信噪比劣化竟来自LDO的输出噪声。本文将分享一种简单有效的LDO噪声抑制技术，通过RC网络重构反馈路径，可显著改善噪声性能。

1.1 LDO噪声来源与放大机制

典型可调LDO的噪声主要来自两个关键部位：

• 基准电压源噪声：现代LDO采用纳米级工艺，内部偏置电流仅数百nA，导致基准源内阻高达1GΩ量级，1/f噪声尤为明显
• 误差放大器噪声：为降低静态电流，放大器工作点设置在小电流区域，其输入对管噪声密度可达50nV/√Hz

这些噪声会通过反馈网络被放大。如图1所示，当输出电压VOUT=VR×(1+R2/R1)时，基准噪声和误差放大器噪声同样被放大(1+R2/R1)倍。例如ADP7142在6V输出时，实测噪声谱密度在1kHz处达300nV/√Hz，是基准噪声的12倍。

关键发现：传统LDO的AC闭环增益等于DC闭环增益，导致噪声增益随输出电压线性增加

1.2 噪声抑制网络的核心思想

突破性思路来自对反馈路径的频率特性改造：

1. 低频段：保持原有DC闭环增益确保稳压精度
2. 中高频段：通过RC网络将AC增益降至接近1，抑制噪声放大

具体实现如图2所示，在反馈电阻RFB1上并联RNR-CNR网络：

• 零点频率fz=1/(2π×RFB1×CNR) → 建议设置在1-10Hz
• 极点频率fp=1/(2π×RNR×CNR) → 通常设在100Hz-1kHz

实测表明，当RNR=10kΩ、CNR=1μF时，ADP125在1kHz处的噪声从850nV/√Hz降至95nV/√Hz，降幅达19dB。

2. 噪声抑制网络的详细设计方法

2.1 元器件参数计算步骤

以ADP7142设计12V输出为例：

1. 确定反馈电阻：

   • 取RFB2=10kΩ
   • RFB1=VRFB2/(VOUT-VR)=0.5V×10kΩ/(12V-0.5V)=43.5kΩ → 取标准值43kΩ

2. 计算RNR：

   • 确保高频增益≥1.1维持相位裕度
   • RNR=RFB1/(Gmin-1)=43kΩ/(1.1-1)=430kΩ → 取470kΩ

3. 选择CNR：

   • 目标零点频率fz=5Hz
   • CNR=1/(2π×RFB1×fz)=1/(6.28×43kΩ×5)=0.74μF → 取1μF

math复制f_z = \frac{1}{2\pi R_{FB1}C_{NR}} = \frac{1}{2\pi \times 43k\Omega \times 1\mu F} = 3.7Hz

2.2 稳定性考量与验证

必须注意三个稳定性风险点：

1. 相位裕度检测：

   • 用网络分析仪测量环路增益相位
   • 确保在0dB交点处相位裕度>45°

2. 容性负载影响：

   • 输出电容ESR需形成零点补偿
   • 建议使用陶瓷电容并联10Ω电阻

3. 瞬态响应测试：

   • 负载阶跃从10%→90%时
   • 过冲电压应<5%输出电压

表1对比了不同RNR值的影响：

3. 多维度性能提升实测

3.1 噪声抑制效果验证

使用SR785动态信号分析仪测量ADP7142的噪声谱：

• 无NR网络：

  • 1kHz噪声：420nV/√Hz
  • 10Hz-100kHz积分噪声：78μVrms

• 加入NR网络：

  • 1kHz噪声：35nV/√Hz
  • 积分噪声：9.2μVrms
  • 降噪比达18.5dB

图3显示噪声谱在100Hz后显著降低，且不同输出电压下的噪声趋于一致，验证了噪声增益与输出电压解耦。

3.2 PSRR提升机制

NR网络通过前馈路径增强电源抑制：

• 在fz至fp频段内，PSRR改善量为：

  math复制\Delta PSRR = 20\log(1+\frac{R_{FB1}}{R_{NR}})
  

实测ADP171在1kHz处的PSRR从-45dB提升至-65dB，如图4所示。这对于存在开关噪声的DCDC前级系统尤为重要。

3.3 瞬态响应加速

NR网络的高频旁路使误差放大器快速响应负载变化：

• 无NR时恢复时间：500μs
• 加入NR后恢复时间：45μs
• 过冲电压从120mV降至28mV

图5的负载瞬态波形对比显示，NR网络使调整时间缩短90%，特别适合为高速ADC供电。

4. 工程实践中的经验技巧

4.1 元器件选型要点

• 电容CNR选择：

  • X7R陶瓷电容：体积小但有电压系数
  • 薄膜电容：线性度好但体积大
  • 避免Y5V材质：介电常数随偏压变化大

• 电阻RNR选择：

  • 金属膜电阻：低噪声
  • 避免碳膜电阻：电流噪声较大
  • 功率降额：按1/4额定功率使用

4.2 典型问题排查

问题1：启动时间过长

• 现象：12V输出启动时间从1ms延长至600ms
• 原因：CNR=1μF与RFB1形成大时间常数
• 解决：并联100nF+1MΩ泄放电阻

问题2：高频振荡

• 现象：10MHz以上出现100mV振荡
• 原因：PCB布局导致CNR寄生电感
• 解决：采用0402封装电容紧贴LDO引脚

问题3：低温噪声增大

• 现象：-40℃时噪声增加8dB
• 原因：陶瓷电容容值衰减
• 解决：改用NP0材质或并联钽电容

4.3 不同LDO架构的适配性

表2列出各系列LDO的适用性：

5. 进阶设计考量

5.1 噪声与功耗的权衡

NR网络会引入约50μA的额外电流：

• RNR=10kΩ时：12V/10kΩ=1.2mA
• 优化方案：采用200kΩ+100nF组合，电流降至60μA

5.2 多级噪声抑制

对极致噪声要求的系统可采用两级滤波：

1. 初级：LDO+NR网络（抑制>10Hz噪声）
2. 次级：π型LC滤波器（抑制>1MHz噪声）

实测ADP7142后接2.2μH+10μF的LC滤波器，可使100kHz以上噪声再降20dB。

5.3 温度特性补偿

RNR建议选用±100ppm/℃电阻，与RFB1温漂匹配。某案例中，使用±50ppm的RNR后，-40℃~125℃输出电压漂移从1.2%降至0.3%。

在完成多个项目验证后，我发现这种噪声抑制技术最适用于中压(3-15V)、中电流(50-500mA)场景。对于>20V或<1.8V的应用，需要重新优化RNR/CNR比值以避免稳定性问题。