LDO噪声抑制网络设计：原理与工程实践

1. LDO噪声抑制网络的设计原理与应用实践

在精密模拟电路设计中，电源噪声往往是限制系统性能的关键因素。记得我第一次调试高速ADC系统时，花了整整两周时间才意识到那3dB的信噪比劣化竟来自LDO的输出噪声。本文将分享一种简单有效的LDO噪声抑制技术，通过RC网络重构反馈路径，可显著改善噪声性能。

1.1 LDO噪声来源与放大机制

典型可调LDO的噪声主要来自两个关键部位：

• 基准电压源噪声：现代LDO采用纳米级工艺，内部偏置电流仅数百nA，导致基准源内阻高达1GΩ量级，1/f噪声尤为明显
• 误差放大器噪声：为降低静态电流，放大器工作点设置在小电流区域，其输入对管噪声密度可达50nV/√Hz

这些噪声会通过反馈网络被放大。如图1所示，当输出电压VOUT=VR×(1+R2/R1)时，基准噪声和误差放大器噪声同样被放大(1+R2/R1)倍。例如ADP7142在6V输出时，实测噪声谱密度在1kHz处达300nV/√Hz，是基准噪声的12倍。

关键发现：传统LDO的AC闭环增益等于DC闭环增益，导致噪声增益随输出电压线性增加

1.2 噪声抑制网络的核心思想

突破性思路来自对反馈路径的频率特性改造：

1. 低频段：保持原有DC闭环增益确保稳压精度
2. 中高频段：通过RC网络将AC增益降至接近1，抑制噪声放大

具体实现如图2所示，在反馈电阻RFB1上并联RNR-CNR网络：

• 零点频率fz=1/(2π×RFB1×CNR) → 建议设置在1-10Hz
• 极点频率fp=1/(2π×RNR×CNR) → 通常设在100Hz-1kHz

实测表明，当RNR=10kΩ、CNR=1μF时，ADP125在1kHz处的噪声从850nV/√Hz降至95nV/√Hz，降幅达19dB。

2. 噪声抑制网络的详细设计方法

2.1 元器件参数计算步骤

以ADP7142设计12V输出为例：

1. 确定反馈电阻：

   • 取RFB2=10kΩ
   • RFB1=VRFB2/(VOUT-VR)=0.5V×10kΩ/(12V-0.5V)=43.5kΩ → 取标准值43kΩ

2. 计算RNR：

   • 确保高频增益≥1.1维持相位裕度
   • RNR=RFB1/(Gmin-1)=43k