高速ADC/DAC系统中电源噪声的影响与优化

1. 信号链中电源噪声的影响机制

在高速模拟信号处理系统中，电源噪声对信号链性能的影响往往被低估。作为一名长期从事高速ADC/DAC系统设计的工程师，我见过太多因为电源噪声问题导致系统性能不达标的案例。电源噪声主要通过三种方式影响信号链：

1.1 无杂散动态范围(SFDR)劣化

SFDR是衡量系统区分主信号与最大杂散信号能力的指标。当电源噪声耦合到信号路径时，会产生额外的杂散分量。以AD9208高速ADC为例，1MHz的电源纹波会导致SFDR下降约10dB（从64.4dBc降至54.3dBc）。这种劣化在频域表现为明显的边带杂散。

关键发现：电源噪声频率与信号频率的谐波关系决定了杂散出现的位置。整数倍频关系的噪声会产生更严重的干扰。

1.2 信噪比(SNR)下降

SNR反映系统对低电平信号的检测能力。电源噪声会增加基底噪声，直接降低SNR。实测数据显示，AD9208在存在1MHz电源纹波时，SNR从56.8dBFS降至51.7dBFS。这种劣化在频谱上表现为整体噪声基底抬升。

噪声耦合机制：

• 直接耦合：通过电源引脚进入信号路径
• 间接耦合：通过衬底或寄生参数耦合
• 调制效应：噪声与信号产生互调产物

1.3 相位噪声恶化

对于射频系统，电源噪声会调制本振(LO)信号，导致相位噪声恶化。ADRV9009的测试表明，电源噪声在10kHz偏移处可导致相位噪声恶化达5dBc/Hz。这种效应在零中频架构中尤为明显，因为LO泄漏会被电源噪声直接调制。

相位噪声的计算：

code复制PN = 10×log(P_noise/P_carrier) (dBc/Hz)

其中P_noise是1Hz带宽内的噪声功率，P_carrier是载波功率。

2. 电源噪声敏感度量化方法

2.1 电源抑制比(PSRR)测试

PSRR表征器件抑制电源引脚上交流噪声的能力。测试方法：

1. 通过耦合电路将正弦信号注入电源引脚
2. 测量输出频谱中对应频率的杂散幅度
3. 计算：

code复制PSRR = 20×log(V_injected/V_spur) (dB)

以AD9213 10GSPS ADC为例，在1V AVDD引脚注入13.3mVp-p 1MHz信号，测得输出杂散为-81dBFS（对应124.8μVp-p），计算得PSRR=40.5dB @1MHz。

2.2 电源调制比(PSMR)测试

PSMR反映电源噪声对载波的调制效应。与PSRR不同，PSMR测试关注载波附近的边带杂散。测试配置与PSRR相同，但分析重点不同。

AD9175 DAC在1V AVDD注入3.05mVp-p 10MHz噪声时，测得边带杂散24.6μVp-p，计算得PSMR=41.9dB @10MHz。

实测技巧：PSMR测试需要高动态范围频谱分析仪，建议使用至少80dB动态范围的设备。

3. 最大允许电源噪声计算

3.1 噪声阈值确定

最大允许电源噪声取决于系统对杂散电平的要求。通常选择以下三者中最严格的：

• SFDR规范要求的杂散电平
• SNR规范对应的噪声基底
• LSB的1/4（保证量化噪声影响可忽略）

对于AD9175 DAC，选择输出噪声基底1μVp-p作为阈值。

3.2 计算模型

最大允许纹波电压：

code复制Vr_max = 10^(PSMR/20) × V_threshold

示例计算：

• AD9175在1800MHz载波时PSMR=20.9dB
• 阈值V_threshold=1μVp-p
• Vr_max=11.1μVp-p

3.3 电源谱与阈值匹配

将开关电源输出频谱与最大允许纹波曲线对比（如图9所示），可以判断是否需要额外滤波。LT8650S Silent Switcher在未滤波时开关噪声超过允许值，添加LC滤波器后满足要求。

滤波器设计要点：

• 截止频率应低于开关频率的1/10
• 谐振频率避开信号带宽
• 使用低ESR陶瓷电容

4. 电源分配网络(PDN)优化实践

4.1 分层供电架构

推荐的三级滤波架构：

1. 初级滤波：开关电源输出端π型滤波器
2. 二级滤波：局部LDO稳压
3. 三级滤波：每芯片电源引脚处0402/0201陶瓷电容

4.2 器件选型指南

• 开关电源：选择>500kHz开关频率且具有扩频功能的产品（如LTM8063）
• LDO：噪声<10μVrms，PSRR>60dB@1MHz（如ADP1764）
• 滤波电容：X7R/X5R陶瓷电容，容值按10倍频程分布

4.3 PCB布局要点

1. 电源层分割：

• 模拟/数字电源严格隔离
• 敏感电路（如PLL）使用独立电源岛

2. 电容摆放：

• 小电容（100nF）最靠近芯片引脚
• 中电容（1μF）次近
• 大电容（10μF）稍远

3. 过孔布置：

• 每个电容至少两个过孔
• 电源过孔直径≥0.3mm

5. 实测问题排查技巧

5.1 常见故障模式

1. 低频杂散（<100kHz）：

• 检查LDO环路稳定性
• 确认电容ESR是否合适

2. 开关频率杂散：

• 检查初级滤波效果
• 确认地平面完整性

3. 宽带噪声抬升：

• 检查电源芯片负载调整率
• 确认散热设计是否合理

5.2 诊断工具使用

1. 近场探头：

• 定位辐射源位置
• 识别谐振热点

2. 电源纹波测量：

• 使用接地弹簧探头
• 带宽限制到20MHz

3. 相位噪声测试：

• 使用低相位噪声参考源
• 注意测试电缆的影响

6. 设计案例：AD9175 DAC供电系统

6.1 需求分析

• 载波频率：1800MHz
• 允许纹波：11.1μVp-p @10MHz
• 工作电流：1.2A

6.2 实现方案

1. 初级电源：LT8650S Silent Switcher

   • 开关频率：1MHz
   • 输出滤波：1μH+22μF LC滤波器

2. 二级调节：ADP1764 LDO

   • 噪声：9μVrms
   • PSRR：72dB@1MHz

3. 板级滤波：

   • 10μF X7R (1210)
   • 1μF X7R (0805)
   • 100nF X7R (0402)

6.3 实测结果

• 输出纹波：8.7μVp-p @10MHz
• SFDR改善：6.2dB
• 相位噪声@100kHz偏移：-142dBc/Hz

在实际工程中，电源噪声优化往往需要多次迭代。我的经验是先用保守设计确保基本性能，再逐步优化成本。记住，电源系统的每一分投入都会在系统性能上得到回报。