ARM硬件架构中的电源复位与时钟系统设计详解

1. ARM硬件架构中的电源复位系统设计

1.1 电源复位信号解析

在ARM硬件系统中，电源复位(Power-on Reset)是确保芯片可靠启动的关键机制。当系统上电时，复位控制器会监控nSYSPOR信号并生成相应的复位信号序列。这个过程中涉及几个关键信号：

• nSYSPOR：电源复位信号，在GLOBAL_DONE变高后初始化复位状态机。该信号同时被传递到Tile头连接器
• nBOARDPOR：上电时产生，分配到内存扩展板和FPGA配置PLD。它还会触发nTRST信号，确保处理器核中的嵌入式ICE宏单元被复位
• nTRST：开漏TAP控制器复位信号（由nBOARDPOR驱动）

重要提示：GLOBAL_DONE的释放时间取决于系统中的Logic Tiles。如果Tile需要更长时间配置，该信号会保持低电平更久。

1.2 复位时序详解

复位时序涉及多个阶段的精确协调。图3-13展示了典型的电源复位和配置时序：

1. 电源电压达到稳定状态（约7μs）
2. 基板FPGA完成配置（2.6μs）
3. 所有FPGA完成配置（时间取决于Logic Tiles）
4. 复位信号依次释放

系统还可以通过JTAG信号nTRST或系统复位信号nSRST进行复位，如图3-14所示。这种多源复位机制提供了灵活的调试和恢复能力。

1.3 复位时的内存重映射

在正常操作下，基板的动态内存位于地址0x0。但为了在复位后运行启动代码，必须将非易失性内存重映射到启动地址。这是通过修改连接内存设备的静态内存控制器片选信号实现的。

重映射逻辑电路（图3-15）的关键要素：

• REMAP信号：来自系统控制器，复位时为高电平
• DMCS0信号：通常由访问内存区域0x00000000-0x0FFFFFFF生成，复位时被禁用并重定向到静态内存
• 开关S8[4]：控制启动内存选择路径（OFF时启用静态内存片选，ON时路由到Tile site 2的AXI/AHB主设备）

2. 电源供应系统设计

2.1 电源架构概述

ARM基板的电源系统（图3-16）包含多级电压调节和保护电路。当使用12V砖式电源供电时：

1. 标称12V电平（DC fused）供给FET
2. 输入电压检测：过高时比较器关闭FET，断开DC fused与V