Arm Corstone调试架构解析与多核SoC调试实践

1. Arm Corstone调试系统架构解析

在嵌入式系统开发中，高效的调试架构是确保芯片设计成功的关键因素。Arm Corstone™参考系统架构提供了一套完整的调试解决方案，基于CoreSight SoC-600M技术构建，为多核SoC设计提供了灵活的调试配置选项。

1.1 调试系统配置模式

Corstone架构支持两种主要的调试配置模式，通过HASCSS参数进行选择：

• 基础调试配置(HASCSS=0)：这是最简单的调试配置，系统不包含共享的CoreSight调试基础设施。在此模式下：

  • 仅支持单处理器配置（NUMCPU必须为0）
  • 处理器的调试电源域(如果存在)会合并到PD_DEBUG域
  • 所有调试接口都作为扩展接口引出
  • 调试功能受限，适合资源受限的简单应用场景

• 完整调试配置(HASCSS=1)：这是功能齐全的调试配置，包含完整的CoreSight SoC-600M调试基础设施：

  • 支持多处理器调试
  • 提供共享调试系统(Shared Debug System)
  • 包含交叉触发矩阵(CTM)和嵌入式跟踪缓冲区(ETB)
  • 支持调试扩展接口
  • 提供更丰富的调试功能，适合复杂的多核SoC设计

实际项目中选择配置模式时，需要权衡芯片面积、功耗与调试需求。对于需要深度调试能力的应用，完整调试配置虽然会增加一些面积开销，但能显著提高开发效率。

1.2 调试访问机制

在完整调试配置下，系统通过CoreSight调试访问端口(DAP)提供调试访问能力。关键组件包括：

1. APB4调试访问接口：作为主调试接口，支持连接2-5个内存访问端口(MEM-AP)
2. MEM-AP功能分配：
   • 一个MEM-AP用于访问共享调试系统组件
   • 每个处理器分配一个MEM-AP，用于访问对应的CPU调试系统
3. 调试ROM表：提供系统中MEM-AP的配置信息

调试访问通过调试认证信号进行安全控制：

• DAPDSSACCEN：总体访问控制
• DBGEN/NIDEN：控制非安全访问
• SPIDEN/SPNIDEN：控制安全访问

系统互连访问MEM-AP的地址映射：

• 非安全世界：0xE010_0000到0xE01F_FFFF
• 安全世界：0xF010_0000到0xF01F_FFFF

2. 调试系统核心组件详解

2.1 处理器调试访问

每个处理器核心都通过专用的MEM-AP提供调试访问，关键特性包括：

1. Class 0x9调试ROM表：

   • 指向处理器私有的ROM表(位于PPB地址区域0xE00F_F000)
   • 提供Granular Power Requestor(GPR)功能，允许调试器唤醒处理器
   • 可选指向系统集成商添加的MCU ROM表

2. 调试访问控制：

   • 依赖于DBGEN和SPIDEN调试认证信号
   • 受处理器核心中DAUTHCTRL.UIDEN寄存器控制
   • 访问可能经过电源/时钟桥接器(具体实现定义)

3. 调试接口：

   • 提供对处理器内部调试寄存器的访问
   • 支持断点设置、单步执行等基本调试功能
   • 与处理器的调试逻辑紧密集成

2.2 共享调试系统

共享调试系统提供多核调试所需的公共功能，主要包括：

1. 共享调试系统CoreSight ROM：

   • 描述共享调试系统中所有可访问的调试组件
   • 包含指向外部CoreSight ROM表的入口(地址0x0008_0000)
   • 允许系统集成商通过Debug APB Expansion接口添加扩展组件

2. 跟踪基础设施：

   • 跟踪漏斗(Trace Funnel)：合并所有跟踪数据源
   • 复制器(Replicator)和嵌入式跟踪缓冲区(ETB)：
     • 将跟踪数据转发到跟踪端口接口单元(TPIU)
     • 或将数据暂存在ETB中供软件/调试器读取

3. 交叉触发系统：

   • 交叉触发矩阵(CTM)和交叉触发接口(CTI)
   • 支持处理器核心、DMA、定时器、看门狗之间的触发交互
   • 提供扩展系统触发接口

4. 调试APB扩展接口：

   • 允许添加自定义调试组件
   • 典型扩展包括：
     • 外部调试器接入的DAP
     • 访问控制门(Access Control Gate)
     • TPIU跟踪输出接口
     • SDC-600安全调试通道

3. 高级调试功能实现

3.1 时间戳机制

调试系统提供时间戳输入TSVALUE<B/G>[63:0]，用于所有需要时间戳的调试逻辑。关键考虑因素：

1. 时钟域问题：

   • 不同处理器核心可能运行在不同时钟频率
   • 时间戳更新速率可能低于某些核心时钟
   • 当处理器时钟与时间戳更新速率比超过10:1时，时间戳粒度会降低

2. 实现建议：

   • 对于高速核心，建议添加时间戳插值器
   • 确保时间戳生成器时钟足够稳定
   • 在多时钟域系统中谨慎分析时间戳数据

3.2 交叉触发系统

交叉触发系统是复杂多核调试的关键组件，其功能包括：

1. 内部保留触发：

   • CTIEVENTOUT[0]：暂停SLOWCLK定时器和看门狗
   • CTIEVENTOUT[1]：重启SLOWCLK定时器和看门狗
   • CTIEVENTOUT[2-3]：ETB控制(触发插入和刷新)
   • CTIEVENTIN[0-2]：ETB状态反馈(刷新完成、采集完成、缓冲区满)

2. DMA控制触发：

   • CTIEVENTOUT[4]：暂停DMA
   • CTIEVENTOUT[5]：重启DMA
   • CTIEVENTIN[4]：DMA暂停状态指示

3. NPU控制触发：

   • 对于Ethos-U85 NPU：
     • CTIEVENTOUT[8]：暂停NPU
     • CTIEVENTOUT[9]：重启NPU

4. 扩展触发信号：

   • CTIEVENTIN[<NUM_EVENT_SLAVES-1>:6]
   • CTIEVENTOUT[7:6]和CTIEVENTOUT[<NUM_EVENT_MASTERS-1>:10]
   • 可用于连接自定义调试组件

实际使用中，建议将CTIEVENTOUT[6]和[7]分别用于暂停和重启系统时间戳计数器，以保持调试数据的时间一致性。

3.3 跟踪基础设施

当DEBUGLEVEL=2时，系统提供完整的跟踪基础设施：

1. 跟踪数据流：

   • 所有处理器核心的跟踪源合并为单一数据流
   • 数据流被复制到两个方向：
     • ATB跟踪接口(连接到TPIU输出)
     • ETB(供软件/调试器读取)

2. ETB功能：

   • 提供片上跟踪数据存储
   • 支持通过调试接口读取
   • 与交叉触发系统集成，支持触发式跟踪捕获

3. 配置选项：

   • DEBUGLEVEL<2时不提供跟踪基础设施
   • 系统集成商可通过扩展接口添加自定义跟踪组件

4. 调试系统集成实践

4.1 电源与时钟管理

调试系统与芯片电源时钟架构紧密集成：

1. 调试电源域(PD_DEBUG)：

   • 在完整调试配置下独立存在
   • 由DEBUG_PPU控制
   • 可能与其他电源域合并(取决于PILEVEL设置)

2. 调试时钟(DEBUGCLK)：

   • HASCSS=1时必须存在
   • 通过Q-Channel控制接口管理可用性
   • 在以下情况需要运行：
     • PD_DEBUG不在OFF状态
     • 通过CLOCK_FORCE寄存器强制运行
     • 关联逻辑发出时钟请求

3. 处理器调试时钟：

   • 每个处理器有专用的调试时钟域
   • 与处理器主时钟域关系由实现定义

4.2 安全调试考虑

调试系统提供多层次的安全保护机制：

1. 调试认证信号：

   • DAPDSSACCEN：总体调试访问控制
   • DBGEN/NIDEN：非安全调试访问控制
   • SPIDEN/SPNIDEN：安全调试访问控制

2. 安全调试通道(SDC-600)：

   • 提供调试器与安全固件间的安全通信
   • 支持安全调试证书注入
   • 包含External APBCOM和Internal APBCOM接口

3. 地址空间隔离：

   • 非安全调试访问限定在0xE010_0000-0xE01F_FFFF
   • 安全调试访问限定在0xF010_0000-0xF01F_FFFF
   • 通过PERIPHNSPPC0.NS_SYSDSS和PERIPHSPPPC0.SP_SYSDSS寄存器控制访问权限

4.3 系统集成检查清单

在实际集成调试系统时，建议检查以下关键项：

1. 配置一致性检查：

   • HASCSS=0时确保NUMCPU=0
   • HASCSS=1且DEBUGLEVEL>0时确保存在CoreSight基础设施
   • 使用Ethos-U85 NPU时确保NUM_EVENT_SLAVES和NUM_EVENT_MASTERS≥10

2. 信号连接验证：

   • 调试认证信号正确连接
   • 交叉触发信号正确路由
   • 时间戳信号连接到所有需要时间戳的组件

3. 地址映射验证：

   • 调试ROM表地址正确实现
   • 系统互连调试访问地址范围正确配置
   • 扩展组件地址不冲突

4. 电源时序检查：

   • 调试电源域上电/下电时序符合处理器要求
   • 调试时钟与处理器时钟关系正确处理

5. 调试系统实战技巧

5.1 多核调试策略

1. 核心控制技巧：

   • 使用交叉触发矩阵实现多核同步断点
   • 通过CTI实现核心间调试事件传递
   • 利用Granular Power Requestor唤醒特定核心进行调试

2. 跟踪数据分析：

   • 合理配置ETB大小，平衡存储深度与芯片面积
   • 使用时间戳关联不同核心的跟踪数据
   • 在高速系统中考虑添加跟踪数据压缩

3. 性能优化：

   • 对高频核心使用时间戳插值器提高时间精度
   • 在满足需求的前提下选择适当的DEBUGLEVEL
   • 优化调试时钟域切换延迟

5.2 常见问题排查

1. 调试访问失败：

   • 检查调试认证信号状态
   • 验证电源域和时钟状态
   • 确认地址映射正确性

2. 跟踪数据不完整：

   • 检查ETB或TPIU配置
   • 验证时间戳同步性
   • 确认跟踪数据带宽是否足够

3. 交叉触发不工作：

   • 检查CTM和CTI配置
   • 验证触发信号路由
   • 确认相关组件电源状态

4. 安全调试问题：

   • 验证安全调试证书
   • 检查安全调试通道状态
   • 确认安全调试访问权限设置

5.3 调试系统扩展建议

1. 自定义调试组件：

   • 通过Debug APB Expansion接口添加专用调试IP
   • 扩展交叉触发系统支持更多调试事件
   • 添加专用性能监测单元

2. 低功耗调试：

   • 实现调试唤醒中断控制器
   • 优化调试电源域状态转换
   • 添加调试保留寄存器

3. 安全增强：

   • 实现调试访问审计日志
   • 添加调试权限分级控制
   • 增强安全调试通道保护

在实际项目中，调试系统的配置和优化是一个迭代过程。建议在芯片设计的早期阶段就建立完整的调试策略，并随着设计进展不断验证和调整调试架构。Corstone提供的灵活调试系统可以适应从简单嵌入式设备到复杂多核SoC的各种需求，关键在于根据具体应用场景进行合理配置和扩展。