1. SD卡与FPGA开发概述
在嵌入式系统开发中，SD卡因其体积小、容量大、价格低廉等优势，成为最常用的存储解决方案之一。而FPGA作为可编程逻辑器件，能够灵活实现各种接口协议，是连接SD卡的理想平台。SPI模式因其硬件简单、协议清晰，特别适合FPGA初学者入门SD卡开发。
我曾在多个工业数据采集项目中采用FPGA+SD卡的方案，实测SPI模式在25MHz时钟下，稳定读写速度可达2MB/s以上，完全满足大多数数据记录需求。相比SD模式，SPI模式只需4根信号线，大大简化了硬件设计和调试难度。
2. SD卡硬件基础
2.1 物理接口与引脚定义
标准SD卡采用9引脚设计，其中在SPI模式下实际只用到了6个引脚：
code复制引脚1(CS/DAT3) - 片选信号(低电平有效)
引脚2(CMD) - MOSI(主设备输出)
引脚7(DAT0) - MISO(主设备输入)
引脚5(CLK) - 时钟信号
引脚4(VDD) - 3.3V电源
引脚3/6(VSS) - 地线
重要提示：SD卡是3.3V器件，直接连接5V系统会损坏卡片！建议使用电平转换芯片或电阻分压电路。
2.2 容量标准与寻址方式
SD卡按容量分为三类，对应不同的寻址方式：
| 类型 | 容量范围 | 寻址方式 | 块大小 |
|---|---|---|---|
| SDSC | ≤2GB | 字节寻址 | 可变 |
| SDHC | 4GB-32GB | 块寻址 | 512B |
| SDXC | ≥64GB | 块寻址 | 512B |
在SPI模式下，SDHC/SDXC卡的读写操作都以512字节为基本单位。需要注意的是，向SD卡写入前必须先擦除相应区块，这是很多初学者容易忽视的关键点。
3. SPI协议实现要点
3.1 SPI模式配置
SD卡支持SPI模式0和模式3，建议采用模式0(CPOL=0, CPHA=0)：
- 时钟空闲时为低电平
- 数据在上升沿采样
- 数据在下降沿变化
Verilog示例代码：
verilog复制// SPI时钟生成(25MHz)
always @(posedge clk_50m or posedge rst) begin
if(rst) begin
spi_clk <= 0;
clk_div <= 0;
end else begin
if(clk_div >= 1) begin // 50MHz/2=25MHz
clk_div <= 0;
spi_clk <= ~spi_clk;
end else begin
clk_div <= clk_div + 1;
end
end
end
3.2 数据传输时序
每个SPI传输包含以下阶段：
- 拉低CS信号
- 发送命令帧(6字节)
- 等待响应(1-8字节)
- 数据传输阶段
- 拉高CS信号
关键时序参数：
- 命令响应超时：约100ms
- 数据块间隔：至少8个时钟周期
- 写操作忙等待：通常10-250ms
4. SD卡初始化流程
4.1 初始化步骤详解
完整的初始化流程如下：
- 上电后发送至少74个时钟脉冲(发送0xFF)
- 发送CMD0(复位命令)使卡进入SPI模式
- 发送CMD8检查卡版本
- 循环发送CMD55+ACMD41直到初始化完成
- 发送CMD58读取OCR寄存器确认卡类型
4.2 状态机设计
建议采用有限状态机(FSM)实现初始化流程：
verilog复制parameter S_INIT_IDLE = 0;
parameter S_INIT_DELAY = 1;
parameter S_INIT_CMD0 = 2;
parameter S_INIT_CMD8 = 3;
parameter S_INIT_ACMD41 = 4;
parameter S_INIT_CMD58 = 5;
parameter S_INIT_DONE = 6;
always @(posedge clk or posedge rst) begin
if(rst) begin
state <= S_INIT_IDLE;
end else begin
case(state)
S_INIT_IDLE: begin
if(init_start) state <= S_INIT_DELAY;
end
S_INIT_DELAY: begin
if(delay_cnt >= 74) state <= S_INIT_CMD0;
end
// 其他状态转移...
endcase
end
end
5. 数据读写实现
5.1 读单块(CMD17)
读操作流程：
- 发送CMD17+地址
- 等待0xFE数据起始令牌
- 接收512字节数据
- 接收2字节CRC
- 拉高CS结束传输
Verilog关键代码：
verilog复制// 数据接收状态机
always @(posedge spi_clk) begin
case(rd_state)
RD_CMD: begin
if(cmd_done) rd_state <= RD_WAIT_TOKEN;
end
RD_WAIT_TOKEN: begin
if(spi_rx_data == 8'hFE) rd_state <= RD_DATA;
end
RD_DATA: begin
if(byte_cnt == 511) rd_state <= RD_CRC;
end
// 其他状态...
endcase
end
5.2 写单块(CMD24)
写操作注意事项：
- 写入前必须擦除目标区块(CMD32+CMD38)
- 数据块必须以0xFE开头
- 写入后需等待SD卡返回非忙状态
典型写时序：
code复制[CMD24] -> [响应] -> [0xFE] -> [512B数据] -> [2B CRC] -> [响应令牌] -> [等待忙结束]
6. 调试技巧与常见问题
6.1 硬件连接检查
常见硬件问题：
- 电源不稳：示波器检查3.3V电源纹波
- 信号干扰：缩短走线长度，必要时加串联电阻
- 电平不匹配：确认信号电压为3.3V
6.2 软件调试方法
有效调试手段：
- 逻辑分析仪抓取SPI波形
- 分步验证初始化流程
- 添加超时处理机制
- 实现调试信息输出
6.3 典型错误代码解析
| 错误代码 | 含义 | 解决方案 |
|---|---|---|
| 0x01 | 卡处于空闲状态 | 继续初始化流程 |
| 0x04 | 非法命令 | 检查命令格式和CRC |
| 0x08 | CRC校验错误 | 验证CRC计算或禁用CRC |
| 0x20 | 地址错误 | 检查地址是否对齐到块边界 |
7. 性能优化建议
- 时钟频率：从低速(100kHz)开始测试，逐步提高至25MHz
- 块大小：尽量使用多块读写(CMD18/CMD25)提高吞吐量
- 缓存设计：在FPGA中实现双缓冲机制
- 并行操作：在等待SD卡响应时可执行其他任务
实测在Xilinx Artix-7 FPGA上实现的效果：
- 单块读取时间：约520μs(含命令开销)
- 连续写入速度：1.8MB/s
- 资源占用：<500 LUTs
8. 完整设计框架
建议的模块划分：
- SPI主控制器：处理底层SPI协议
- SD卡协议层：实现命令发送和响应解析
- 数据缓存区：双端口RAM实现数据缓冲
- 主控制模块：协调各模块工作
接口定义示例：
verilog复制module sd_controller(
input clk,
input rst,
// SD卡物理接口
output spi_cs,
output spi_clk,
output spi_mosi,
input spi_miso,
// 用户接口
input [31:0] sector_addr,
input [7:0] wr_data,
output [7:0] rd_data,
input wr_en,
output rd_valid,
output busy,
output error
);
在项目实践中，我发现以下几个关键点对稳定性影响很大：
- 上电后必须等待足够长的初始化时间
- 写操作后必须检查忙状态
- 定期发送空时钟脉冲保持通信
- 添加适当的错误恢复机制
通过本文介绍的方法，我在多个工业数据记录项目中实现了可靠的SD卡存储方案。虽然初期调试可能会遇到各种问题，但只要严格遵循协议规范，耐心分析响应数据，最终都能获得稳定的读写性能。