中一贝爷1. 项目概述
低压启动、高PSRR带隙基准电路是模拟集成电路设计中的关键模块，它为各类芯片提供稳定可靠的电压基准。这个看似简单的电路背后，却蕴含着半导体物理与电路设计的精妙平衡。
我第一次接触带隙基准电路是在2015年设计一款电源管理IC时。当时项目要求基准电压在1.8V供电下就能正常启动，同时要抑制90%以上的电源纹波。经过两周的反复调试，最终实现的电路在1.5V就能可靠启动，PSRR达到-75dB@100Hz。这段经历让我深刻体会到，优秀的带隙基准设计需要同时考虑启动特性、电源抑制和温度稳定性这三个看似矛盾的需求。
需要模型API调用？ 免费领10W Token，多模型网关一键接入 Claude、DeepSeek 等主流模型。
2. 核心需求解析
2.1 低压启动的挑战
传统带隙基准电路通常需要2V以上的供电电压才能正常工作，这主要受限于双极型晶体管(BJT)的VBE电压(约0.7V)和MOSFET的过驱动电压。要实现1.5V甚至更低电压下的可靠启动，必须解决以下问题：
- 启动电路设计：在低压条件下确保电路能脱离零电流状态
- 电流镜匹配：低压下MOSFET的gm降低，匹配精度受影响
- 基准核心：需要创新结构来降低最小工作电压
我常用的解决方案是采用自举式启动电路配合衬底偏置技术。通过将PMOS的衬底连接到动态偏置点，可以显著降低阈值电压。实测数据显示，这种方法能使启动电压降低约300mV。
2.2 高PSRR的实现要点
电源抑制比(PSRR)反映电路抑制电源噪声的能力，对ADC、DAC等精密电路尤为重要。提升PSRR需要从多个层面优化：
- 电路拓扑选择：共源共栅结构比简单电流镜PSRR提升20dB以上
- 电源滤波：片上RC滤波网络的设计技巧
- 反馈控制：如何平衡稳定性和PSRR性能
在最近的一个项目中，我通过三级共源共栅电流镜配合分布式去耦电容，在100Hz到1MHz范围内实现了>80dB的PSRR。关键是在版图设计时要注意电源线的对称布局，避免引入额外的电源耦合。
3. 电路设计与实现
3.1 基准核心电路设计
典型的带隙基准电压公式为：
VREF = VBE + (VT ln n) × (R2/R1)
其中VT=kT/q是热电压。要实现1.2V左右的基准电压，传统做法需要至少1.8V的供电。我们的创新点在于：
- 采用衬底驱动MOSFET降低Vth
- 使用电阻分压式