TMS320DM355存储器接口架构与优化实践

1. TMS320DM355存储器接口架构解析

在嵌入式视频处理系统中，存储器接口的性能直接影响整个系统的实时性表现。TMS320DM355作为一款面向数字媒体应用的SoC芯片，其外部存储器接口（EMIF）设计具有鲜明的特点。该芯片采用双存储器控制器架构，分别针对不同应用场景进行了优化：

• 异步EMIF（AEMIF）：主要连接NOR Flash、NAND Flash、FPGA等异步存储设备，最大特点是时序参数可编程。通过配置寄存器可以灵活调整建立时间（Setup）、保持时间（Hold）和选通脉冲宽度（Strobe），支持从低速EPROM到高速OneNAND的各种存储器。

• DDR2/mDDR控制器：专为高速大容量存储设计，符合JESD79D-2A标准，支持DDR2 SDRAM和Mobile DDR SDRAM。在432MHz系统时钟下，理论带宽可达864MB/s（16位总线），足以满足高清视频处理需求。

这两个接口通过不同的时钟域进行管理。AEMIF使用SYSCLK2（PLLC1输出时钟的1/4分频），而DDR2控制器直接使用PLLC1输出时钟。当时钟配置为432MHz时，AEMIF的时钟周期E=9.259ns，这个参数将直接影响后续时序计算。

实际工程中需特别注意：AEMIF和DDR2的PCB布线要求差异很大。AEMIF对等长要求相对宽松，而DDR2接口必须严格遵循TI的SPRAAR3应用报告中的布局指南，包括阻抗控制、走线长度匹配和电源去耦等要求。

2. AEMIF时序参数深度解读

2.1 异步读周期时序分析

AEMIF的读操作分为三个阶段：建立期（RS）、选通期（RST）和保持期（RH）。以典型的异步读为例，其时序参数计算如下：

1. 读周期时间：tc(EMRCYCLE) = (RS + RST + RH) × E
   当EW=1时还需加上等待周期：(RS + RST + RH + EWC×16) × E

2. 关键信号时序：

   • EM_CE低电平到EM_OE低电平的建立时间：tsu(EMCEL-EMOEL) = RS × E
   • EM_OE低电平宽度：tw(EMOEL) = RST × E
   • EM_OE高电平到EM_CE高电平的保持时间：th(EMOEH