FPGA开发中I2C总线仿真与ModelSim应用实践

1. 项目概述与背景

在FPGA开发中，I2C总线是最常用的低速外设控制接口之一。这次我们要在DE10-Nano开发板上实现一个HDMI方块移动的案例，其中关键一环就是通过I2C总线配置HDMI芯片ADV7513。为了确保I2C控制器的可靠性，我们决定先用ModelSim进行功能仿真。

ModelSim作为业界标准的HDL仿真工具，能让我们在实际烧录FPGA前，验证I2C_Controller模块的逻辑正确性。这个案例中，我们将模拟FPGA向I2C外设发送24'h729803数据的过程，并观察I2C总线的时序是否符合协议规范。

2. 仿真环境搭建

2.1 工程准备

首先需要获取HDMI_block_move工程文件（下载链接见原文）。用Quartus Prime打开工程后，建议先检查以下几点：

• 确认工程使用的FPGA器件型号与DE10-Nano匹配（Cyclone V SE 5CSEBA6U23I7）
• 检查工程是否包含I2C_Controller.v源文件
• 确保Quartus已安装ModelSim-Altera组件

提示：如果使用Lite版Quartus，可能需要单独安装ModelSim-Altera Starter Edition。完整版通常已包含该组件。

2.2 创建Testbench文件

在工程目录下新建Verilog测试文件：

1. 右键点击Project Navigator中的Files
2. 选择New → Verilog HDL File
3. 将提供的测试代码粘贴到新建文件中
4. 保存为tb_I2C_Controller.v

测试代码中的几个关键点需要注意：

• 时钟生成部分：100MHz时钟，周期10ns（适合DE10-Nano的时钟频率）
• 测试数据：24'h729803（模拟配置ADV7513的典型寄存器值）
• 应答模拟：通过sdat_drive信号在第9个时钟周期拉低SDA

3. ModelSim配置详解

3.1 工具路径设置

ModelSim路径配置不当是导致仿真失败的常见原因。具体设置步骤：

1. 打开Tools → Options
2. 选择EDA Tool Options
3. 找到ModelSim-Altera项
4. 指定实际安装路径（如D:\intelFPGA_lite\17.1\modelsim_ase\win32aloem）

常见问题：如果路径中包含空格或特殊字符，可能导致调用失败。建议安装在简单路径下。

3.2 仿真参数配置

在Assignments → Settings中需要特别注意以下设置：

1. 在Simulation选项卡：

   • Tool name选择ModelSim-Altera
   • 勾选Compile test bench
   • 点击Test Benches...按钮

2. 在Test Benches对话框中：

   • 新建名为tb_I2C_Controller的测试
   • 添加之前创建的tb_I2C_Controller.v文件
   • 确保Top-level module in test bench填写正确（tb_I2C_Controller）

4. 仿真执行与波形分析

4.1 运行前准备

开始仿真前必须执行：

1. 点击Start Analysis & Synthesis（确保设计无语法错误）
2. 通过Tools → Run Simulation Tool → RTL Simulation启动ModelSim

经验：如果仿真无法启动，先检查Quartus控制台是否有错误信息。常见问题包括路径包含中文、权限不足等。

4.2 波形解读要点

仿真成功后，重点关注以下信号：

4.3 关键时序分析

放大观察数据传输阶段（示例数据24'h729803）：

1. 起始条件：SCLK高电平时SDA下降沿
2. 数据发送：
   • 先发送设备地址0x72（01110010）
   • 然后是寄存器地址0x98
   • 最后是数据0x03
3. 每个字节后：
   • 第9个时钟周期SDA被拉低（ACK）
   • 主机释放SDA总线（上拉电阻使其恢复高电平）

5. 常见问题排查

5.1 仿真无法启动

可能原因及解决方案：

1. ModelSim路径错误：

   • 确认路径中没有中文或空格
   • 检查bin目录下是否有vsim.exe

2. License问题：

   • Lite版需要有效的License.dat文件
   • 检查环境变量MGLS_LICENSE_FILE设置

3. 测试文件未添加：

   • 确认tb_I2C_Controller.v在Test Bench列表中
   • 检查文件是否保存在工程目录下

5.2 波形异常分析

常见波形问题及对策：

1. SCLK无输出：

   • 检查I2C_Controller的复位信号
   • 确认GO信号是否正常触发

2. SDA一直为高：

   • 检查上拉电阻模拟是否正确（assign I2C_SDAT = sdat_drive ? 1'bz : 1'b0）
   • 确认sdat_drive信号在应答时段拉低

3. 数据错位：

   • 检查testbench中的cnt_I2Cclk计数逻辑
   • 确认I2C_DATA在GO信号触发前已稳定

6. 进阶调试技巧

6.1 添加调试输出

在testbench中插入$display语句，实时监控状态变化：

verilog复制always @(posedge CLOCK) begin
    if(uut.ST == 2) 
        $display("Time=%t: State=2, SDA=%b", $time, I2C_SDAT);
    // 其他状态监控...
end

6.2 自动化测试

修改testbench实现多组数据测试：

verilog复制// 定义测试数据集
reg [23:0] test_data [0:2];
initial begin
    test_data[0] = 24'h729803;
    test_data[1] = 24'h724105;
    test_data[2] = 24'h72FF00;
    
    // 循环测试
    for(int i=0; i<3; i++) begin
        I2C_DATA = test_data[i];
        GO = 1; #10 GO = 0;
        wait(END); #100;
    end
    $stop;
end

6.3 时序约束验证

添加时序检查语句，确保符合I2C规范：

verilog复制// 检查起始条件
always @(negedge I2C_SDAT) begin
    if(I2C_SCLK) begin
        $display("Start condition met at %t", $time);
    end
end

// 检查建立/保持时间
always @(posedge I2C_SCLK) begin
    #1; // 检查建立时间
    if($past(I2C_SDAT,1) !== I2C_SDAT) begin
        $display("SDA changed near SCLK rising edge at %t", $time);
    end
end

7. 工程实践建议

1. 版本控制：

   • 将testbench与设计文件一起纳入版本管理
   • 建议使用Git，忽略波形文件等大型二进制文件

2. 持续集成：

   • 编写自动化脚本运行仿真
   • 设置退出码，$stop时返回非零值表示测试失败

3. 文档记录：

   • 保存关键波形截图
   • 记录测试用例和覆盖率数据

4. 性能优化：

   • 对于复杂设计，考虑使用ModelSim的优化选项
   • 适当减少仿真时间跨度，聚焦关键时段

在实际项目中，完善的仿真验证可以节省大量调试时间。通过这个I2C控制器的仿真案例，我们不仅验证了基本功能，还建立了一套可复用的验证方法。当需要修改I2C控制器时，只需运行这个testbench就能快速验证改动是否影响了原有功能。