1. 项目概述与背景
在嵌入式系统与硬件加速领域，FPGA因其并行处理能力和可重构特性，成为实现加密算法的理想平台。DES（Data Encryption Standard）作为经典的对称加密算法，虽然已被AES取代，但在某些遗留系统和特定场景中仍有应用价值。本项目实现了基于FPGA的DES加解密系统，通过UART与PC端交互，支持动态密钥配置和实时数据处理。
提示：DES算法采用56位有效密钥（64位包含8位奇偶校验），16轮Feistel结构，适合用FPGA并行实现轮运算。
2. 系统架构设计
2.1 整体数据流
系统采用模块化设计，数据流向如下：
code复制PC上位机 → UART接收模块 → 控制逻辑 → DES加解密模块 → UART发送模块 → PC上位机
↑
密钥配置通道
2.2 关键模块说明
-
UART通信模块
- 波特率：9600bps（可配置）
- 数据格式：8位数据位，无校验，1位停止位
- 双缓冲设计：防止数据溢出
-
DES核心模块
- 加密/解密独立子模块
- 密钥扩展预处理
- 16轮流水线结构
-
控制逻辑
- 协议解析（区分密钥/数据）
- 操作模式切换（加密/解密）
- 数据流控制
3. 硬件实现细节
3.1 UART模块实现
接收模块优化方案
verilog复制// 改进的时钟分频算法
localparam BAUD_DIV = CLK_FREQ / BAUD_RATE;
always @(posedge clk) begin
if (baud_cnt == BAUD_DIV/2) begin // 在比特中间采样
sample_point <= 1'b1;
baud_cnt <= 0;
end else begin
sample_point <= 1'b0;
baud_cnt <= baud_cnt + 1;
end
end
注意事项：实际波特率误差应小于3%，建议使用FPGA的PLL生成精确时钟。
发送模块流量控制
verilog复制// 添加FIFO缓冲
reg [7:0] tx_fifo [0:15];
reg [3:0] wr_ptr, rd_ptr;
always @(posedge clk) begin
if (uart_tx_ready && wr_ptr != rd_ptr) begin
tx_data <= tx_fifo[rd_ptr];
rd_ptr <= rd_ptr + 1;
start_tx <= 1'b1;
end
end
3.2 DES核心算法实现
轮函数关键路径优化
verilog复制// S盒并行查询实现
wire [5:0] sbox_in[0:7];
wire [3:0] sbox_out[0:7];
genvar i;
generate
for (i=0; i<8; i=i+1) begin : SBOXES
sbox #(.ID(i)) sbox_inst (
.addr(sbox_in[i]),
.data(sbox_out[i])
);
end
endgenerate
密钥调度实现技巧
verilog复制// 密钥移位寄存器
reg [27:0] C, D;
always @(posedge clk) begin
case (round_num)
0,1,8,15: begin // 单位移位
C <= {C[26:0], C[27]};
D <= {D[26:0], D[27]};
end
default: begin // 双位移位
C <= {C[25:0], C[27:26]};
D <= {D[25:0], D[27:26]};
end
endcase
end
4. 系统集成与调试
4.1 数据包协议设计
| 字节位置 | 内容 | 说明 |
|---|---|---|
| 0 | 0xA5 | 帧头 |
| 1 | 0x01/0x02 | 1-加密 2-解密 |
| 2-9 | 8字节密钥 | 低字节在前 |
| 10-17 | 8字节数据 | 需要处理的数据 |
| 18 | 校验和 | 前面所有字节的累加和取反 |
4.2 时序约束关键点
- UART接收超时处理：
verilog复制// 10个比特时间的超时计数器
always @(posedge clk) begin
if (rx_active) begin
if (timeout_cnt == BAUD_DIV*10) begin
reset_rx_state();
end else begin
timeout_cnt <= timeout_cnt + 1;
end
end
end
- 跨时钟域同步：
verilog复制// 异步信号两级同步
reg [1:0] uart_rx_sync;
always @(posedge clk) begin
uart_rx_sync <= {uart_rx_sync[0], uart_rx};
end
5. 性能优化技巧
5.1 吞吐量提升方案
-
流水线设计：
- 将16轮运算展开为流水线
- 每时钟周期可处理1个数据块
- 需要平衡流水级数和时钟频率
-
总线宽度扩展：
- 使用64位内部数据通路
- 并行处理多个数据块（需配套修改UART）
5.2 资源优化策略
- S盒复用方案：
verilog复制// 时分复用S盒
reg [2:0] sbox_sel;
always @(posedge clk) begin
sbox_sel <= sbox_sel + 1;
case (sbox_sel)
0: sbox_in[0] <= expand_out[5:0];
1: sbox_in[1] <= expand_out[11:6];
// ...其他S盒输入
endcase
end
- 寄存器共享：
verilog复制// 加密/解密共用寄存器组
reg [63:0] data_reg;
always @(*) begin
if (mode_encrypt) begin
round_in = data_reg;
end else begin
round_in = {data_reg[31:0], data_reg[63:32]};
end
end
6. 实测问题与解决方案
6.1 典型问题记录
-
问题现象：解密结果偶尔错误
- 排查过程：
- 检查密钥加载时序
- 验证子密钥生成逻辑
- 发现解密时密钥调度方向错误
- 解决方案：反转解密时的轮密钥使用顺序
- 排查过程：
-
问题现象：高波特率下数据丢失
- 根本原因：UART采样时钟偏差累积
- 优化方案：
- 改用过采样技术（16x）
- 添加数字锁相环跟踪波特率
6.2 调试技巧分享
-
信号捕获方法：
- 使用FPGA的嵌入式逻辑分析仪（如Xilinx ILA）
- 关键信号：数据有效标志、状态机状态、轮计数器
-
验证策略：
- 先验证单独模块（如UART环回测试）
- 再测试DES算法（固定密钥已知数据）
- 最后全系统集成测试
7. 扩展应用方向
-
多算法支持：
- 添加AES算法选择引脚
- 设计统一接口的加密核
-
性能监控接口：
- 添加吞吐量计数器
- 实时时钟频率调节
-
安全增强：
- 密钥自动擦除机制
- 侧信道攻击防护
在实际项目中，我们发现FPGA实现DES算法比软件实现快20-50倍，典型资源占用约1500个LUT（Xilinx Artix-7系列）。通过合理的流水线设计，可以达到500Mbps以上的处理吞吐量，完全满足工业级应用需求。