蓝虫虫1. DRAM技术概述：从基础原理到现代架构
动态随机存取存储器（DRAM）作为现代计算系统的核心组件，其技术演进始终遵循着"更小、更快、更省电"的铁律。与SRAM的六晶体管结构不同，DRAM采用1T1C（单晶体管单电容）单元设计，这种简洁结构使其在存储密度和成本上具有显著优势。但硬币的另一面是，电容的电荷泄漏特性迫使DRAM必须不断刷新数据——这正是"动态"一词的由来。
在实际工程中，DRAM设计面临的核心矛盾是：存储电容需要足够大的电荷量（约25fF）以确保可靠读取，而晶体管则需极低漏电流来保持数据。随着制程微缩，这个矛盾愈发尖锐。以90nm节点为例，电容面积缩小到原来的1/4，却仍需维持相同电容值。工程师们通过三维结构创新解决了这一难题：将平面电容"折叠"成立体结构，使有效面积不再受限于芯片表面。
需要模型API调用？ 免费领10W Token，多模型网关一键接入 Claude、DeepSeek 等主流模型。
2. 存储单元深度解析：1T1C结构与物理实现
2.1 基础单元工作原理
典型的1T1C单元由MOSFET访问晶体管和MOS电容组成。写入"1"时，位线充电至高电平，字线激活晶体管使电容充电；写入"0"则是放电过程。读取时，敏感放大器通过检测位线电压微小变化（通常仅100mV左右）来判断存储状态。这个过程会产生破坏性读取，因此需要立即回写。
电容设计的关键参数是：
- 电容值C ≥ 25fF（确保信噪比）
- 漏电流I_leakage < 1fA（保持时间≥64ms）
- 击穿电压V_BD ≥ 3V（保证可靠性）
2.2 电容结构演进
早期DRAM采用平面电容，但随着特征尺寸缩小，工程师开发出两种立体结构：
堆叠电容(COB)
- 代表厂商：三星、海力士
- 工艺特点：在比特线上方构建圆柱/网格状多晶硅结构
- 优势：与CMOS工艺兼容性好
- 挑战：高宽比>50时结构易倾倒
沟槽电容(CUB)
- 代表厂商：奇梦达（原英飞凌）
- 工艺特点：在硅衬底刻蚀深沟并填充导电材料
- 优势：节省表面空间
- 挑战：深孔刻蚀和填充难度大
以65nm节点为例，堆叠电容采用HSG（半球状晶粒）多晶硅技术，表面粗糙度增加30%，有效面积提升1.8倍。而同期沟槽电容则采用"瓶状"蚀刻技术，底部直径扩大至顶部1.5倍。
3. 现代DRAM架构设计精要
3.1 阵列拓扑结构
折叠位线架构
- 单元尺