DRAM技术解析：从1T1C结构到未来发展趋势

1. DRAM技术概述

动态随机存取存储器（DRAM）是现代计算机系统中最重要的主存技术，其核心由1T1C（单晶体管+单电容）存储单元构成。这种结构在成本、性能和密度之间取得了最佳平衡，使其成为主流内存解决方案。

DRAM的基本工作原理是利用电容存储电荷来表示数据位。当电容充电时表示"1"，放电时表示"0"。由于电容会自然漏电，DRAM需要定期刷新操作来维持数据，这也是其"动态"特性的由来。相比之下，SRAM（静态随机存取存储器）虽然速度更快且不需要刷新，但每个存储单元需要6个晶体管，导致密度低且成本高；而Flash虽然密度高且非易失，但写入速度慢且寿命有限。

现代DRAM芯片的存储密度已达到数十Gb级别，这得益于三个关键技术创新：优化的阵列架构、三维电容结构和先进的制造工艺。典型的DRAM芯片由数百万个存储单元组成的阵列构成，通过行（word line）和列（bit line）地址进行访问。

关键提示：DRAM的"动态"特性意味着即使不断电，存储的数据也会逐渐丢失，因此操作系统和内存控制器必须定期刷新DRAM内容，通常每64ms刷新一次所有行。

2. DRAM存储单元原理

2.1 1T1C基本结构

DRAM的核心是1T1C存储单元，由一个MOSFET访问晶体管和一个存储电容组成。这种结构简单高效，使得DRAM能够实现极高的存储密度。

访问晶体管作为开关控制电容的读写：

• 写入"1"时：位线充电至高电平，字线激活晶体管，电荷流入电容
• 写入"0"时：位线接地，字线激活晶体管，电容放电
• 读取时：字线激活晶体管，灵敏放大器检测位线电压变化

存储电容需要保持足够的电荷（约25fF）以确保可靠读取。这个值是通过噪声分析和信号完整性考虑确定的：

• 位线电容（Cbit）通常为30-50fF
• 信号电压（ΔV）需要达到100-200mV
• 根据Q=CV，存储电容需要Qstore = Cstore × Vstore ≈ Cbit × ΔV

2.2 电容设计挑战

随着工艺微缩，电容面积不断缩小，但必须维持足够的电容值。根据电容公式：

C = kε₀A/d

其中：

• k：介电常数
• A：电极面积
• d：介质厚度
• ε₀：真空介电常数

为维持25fF的电容值，业界采用了三种策略：

1. 增加介电常数(k)：