1. Pipelined-SAR ADC架构概述
在混合信号系统设计中，模数转换器(ADC)的性能往往决定整个系统的信号链质量。传统SAR ADC因其结构简单、功耗低的优势被广泛应用，但在高分辨率(>10bit)场景下存在转换速度瓶颈。Pipelined-SAR架构创新性地结合了流水线结构与逐次逼近原理，通过两级子ADC的协同工作，在保持SAR ADC低功耗特性的同时显著提升了转换速率。
典型的两级Pipelined-SAR ADC包含以下核心模块：
- 第一级6-bit SAR ADC：负责快速完成高6位转换，并将残差电压通过增益放大器传递至第二级
- 残差放大器(MDAC)：通常采用开关电容放大器，增益设置为2^(N1-1)（N1为第一级位数）
- 第二级8-bit SAR ADC：对放大后的残差电压进行精细量化
- 数字校正逻辑：对齐两级输出并补偿第一级的量化误差
这种架构的时序特性尤为关键。当第一级完成采样保持后，第二级立即开始对前级残差进行处理，而第一级此时已可开始下一次采样，形成流水线操作。实测表明，在45nm工艺下，该结构可实现30MS/s以上的采样率，同时Walden品质因数(FOM)保持在100fJ/conv-step以下。
2. 电容阵列设计与开关技术
2.1 差分电容DAC结构
在Pipelined-SAR ADC中，电容阵列既是采样网络也是DAC核心。我们采用差分对称结构设计，每级包含：
- 主DAC阵列：单位电容按二进制加权（C, 2C, 4C...）
- 冗余电容：增加1-2个LSB电容用于误差校正
- 虚设单元：匹配寄生参数
以第一级6-bit设计为例，其电容阵列包含：
- 32C单位电容（正负端各31C+1C冗余）
- 采用MOM电容实现，单位电容值2fF
- 版图布局采用共质心结构降低梯度误差
关键提示：电容比值误差需控制在0.1%以内，否则会导致DNL恶化。建议采用dummy环绕和对称布线技术。
2.2 Vcm-based开关方案
与传统单调开关相比，Vcm-based技术可节省约75%的开关能耗：
- 采样阶段：所有电容下极板接输入信号，上极板接共模电压Vcm
- 转换阶段：
- MSB比较：将最大电容切换到Vref/0
- 后续