1. 项目概述
在电力电子领域，并网逆变器是实现可再生能源发电系统与电网高效连接的关键设备。基于STM32F3微控制器的SOGI-PLL（二阶广义积分器锁相环）方案，为电网同步提供了高精度、强鲁棒性的解决方案。这个项目完整实现了从硬件设计到软件算法的全流程开发，特别适合需要处理非理想电网条件的应用场景。
我在实际开发中发现，传统锁相环在电网电压畸变或频率波动时性能急剧下降，而SOGI-PLL通过正交信号生成器(QSG)结构，能有效滤除谐波干扰。整套系统包含：
- 基于STM32F303的高精度同步采样电路
- 霍尔电流传感器信号调理模块
- SOGI-PLL核心算法实现
- 并网逆变PWM控制策略
- 完善的保护机制
2. 硬件设计解析
2.1 主控电路设计
STM32F303VCT6作为主控芯片，其突出优势在于：
- 4个5Msps的12位ADC（支持注入模式）
- 144MHz Cortex-M4内核带FPU
- 4个运放内置PGA
- 高分辨率定时器(217ps)
关键设计要点：
- ADC基准电压采用REF3030（3.0V±0.1%）
- 每个PWM周期触发ADC同步采样（注入通道模式）
- 电流检测使用LEM_HASS50-S霍尔传感器
- 运放偏置电压校准电路（见下图原理图）
注意：ADC采样时刻必须与PWM中心对齐，否则会导致采样值相位偏移。实测偏差超过500ns就会引起明显相位误差。
2.2 信号调理电路
电网电压采样采用电阻分压+运放缓冲方案：
code复制Vin --[R1 100k]--+--[R2 1k]--GND
|
[OPAMP]
|
ADC_IN
参数计算：
- 分压比100:1（适应310V峰值电压）
- 运放选用TSV991（GBW=17MHz，Vos=0.3mV）
- 添加10pF电容滤除高频噪声
电流信号调理特别注意：
- 霍尔传感器输出需加RC滤波（R=100Ω，C=100nF）
- 运放增益设置依据最大电流值（如50A→±4V输出）
- 必须做零点校准（上电时记录偏移量）
3. SOGI-PLL算法实现
3.1 离散化公式推导
二阶广义积分器的传递函数为：
code复制H(s) = (kωs)/(s² + kωs + ω²)
采用双线性变换离散化后得到差分方程：
c复制// 离散化实现（Ts=100μs）
float v_alpha = (2*wc*Ts)/(2 + wc*Ts) * (v_grid - v_beta_prev)
+ (2 - wc*Ts)/(2 + wc*Ts)*v_alpha_prev;
float v_beta = (2/(2 + wc*Ts)) * (v_alpha_prev + v_alpha)
+ (2 - wc*Ts)/(2 + wc*Ts)*v_beta_prev;
参数说明：
- wc = 2π*50Hz（中心频率）
- Ts必须严格等于PWM周期（误差<1%）
- k值取1.414（最佳阻尼比）
3.2 相位误差检测
通过Park变换提取q轴分量：
c复制float d_component = v_alpha * sin_theta + v_beta * cos_theta;
float q_component = v_alpha * cos_theta - v_beta * sin_theta;
相位误差处理技巧：
- 对q分量进行低通滤波（截止频率10Hz）
- 使用抗积分饱和PI调节器
- 相位累加器用fmod实现回绕：
c复制theta = fmod(theta + omega*Ts, 2*PI);
4. 并网控制策略
4.1 电流环设计
采用dq轴解耦控制：
code复制Id_ref = Pref/Vd
Iq_ref = Qref/Vd
PWM调制采用：
c复制// 空间矢量调制
Ualpha = Vd*cos(theta) - Vq*sin(theta);
Ubeta = Vd*sin(theta) + Vq*cos(theta);
SVGEN(&Ualpha, &Ubeta); // STM32硬件SVPWM模块
4.2 软启动实现
并网冲击电流抑制方案：
c复制#define STARTUP_TIME 500 // 5秒渐变
if(startup_counter < STARTUP_TIME){
modulation_index = 0.1f + 0.9f*(float)startup_counter/STARTUP_TIME;
startup_counter++;
}
关键参数：
- 初始调制比10%
- 斜率0.18%/ms
- 配合锁相环相位跟踪
5. 调试与优化
5.1 李萨如图形法
通过STM32 DAC输出调试信号：
c复制DAC->DHR12R1 = (uint32_t)(2048 + 1000*v_alpha);
DAC->DHR12R2 = (uint32_t)(2048 + 1000*v_beta);
理想状态判定标准：
- 示波器X-Y模式显示正圆
- 相位差90°±1°
- 幅值差异<2%
5.2 常见问题排查
-
相位抖动大
- 检查ADC采样同步性
- 确认Ts参数准确
- 调整SOGI的k值
-
并网冲击电流
- 检查软启动计数器
- 验证电流环PI参数
- 检测电网电压采样相位
-
DSP运算溢出
- 使用Q15格式定点数
- 添加饱和保护
- 优化三角函数计算（使用CORDIC）
6. 保护机制实现
6.1 孤岛检测
基于q轴分量监测：
c复制if(fabs(q_component) < 0.1f*Vnom){
islanding_counter++;
if(islanding_counter > 1000){
PWM_Disable();
Fault_Trigger();
}
}
6.2 硬件保护
- 过流保护（硬件比较器）
- 直流母线过压保护
- IGBT驱动故障检测
- 硬件看门狗
项目源码中的关键实现细节：
- 使用STM32 HAL库的ADC注入模式
- PWM定时器配置为中央对齐模式1
- 所有浮点运算启用FPU加速
- 关键变量使用volatile修饰
通过这个项目，我深刻体会到电力电子系统是"三分理论，七分调试"。特别是锁相环的稳定性，需要反复微调参数才能达到理想效果。建议大家在实验室准备一台可编程交流电源，模拟各种电网异常情况来测试系统鲁棒性。