1. 带隙基准电路设计概述
在模拟集成电路设计中,带隙基准(Bandgap Reference, BGR)电路堪称是"电压基准之源"。它利用硅材料的带隙电压特性,产生一个几乎不受温度和电源电压影响的稳定参考电压。我第一次接触BGR电路是在2013年设计一款电源管理芯片时,当时为了获得1.2V的基准电压,整整调试了两周才达到±10mV的温度稳定性。
传统BGR电路的基本原理是将具有负温度系数的PN结电压(VBE)与具有正温度系数的热电压(VT)进行加权求和。但实际应用中,简单的BGR结构往往难以满足高性能需求,这就催生出了各种改进结构。今天我们就来拆解五种典型结构,重点分析它们的补偿机制和实现技巧。
2. 带曲率补偿的BGR结构解析
2.1 基本架构与温度特性
这个改进型BGR的核心创新是在运放输入端加入了PTAT(正比于绝对温度)电流补偿模块。我们先看传统BGR的温度特性问题:
code复制VREF = VBE + M*VT
其中VBE的温度系数约为-2mV/℃,VT=kT/q的温度系数为+0.085mV/℃。通过选择合适的M值(通常17~22),理论上可以实现零温度系数。但实际上,VBE的温度特性并非完全线性,其高阶项会导致输出电压在温度范围两端出现上翘,这就是所谓的"曲率误差"。
我在28nm工艺下实测的数据显示,传统BGR在-40℃~125℃范围内可能有±5mV的曲率误差,这对于高精度ADC的参考电压来说是不可接受的。
2.2 PTAT电流补偿原理
为解决这个问题,图示电路在运放的正向输入端注入了一个PTAT电流。这个电流流经电阻R_comp后产生补偿电压:
code复制Vcomp = Iptat * R_comp
关键点在于PTAT电流的温度特性:
code复制Iptat = ΔVBE / R = (VT*lnN)/R
其中N是BJT的发射区面积比。这个电流具有正温度系数,可以抵消VBE的高阶非线性。
在电路实现上,PTAT电流源通常采用共源共栅结构以提高电源抑制比。我常用的做法是在电流镜中插入一个约100Ω的小电阻,这能有效抑制电流失配。
2.3 网表代码关键点分析
来看这段核心网表代码(以Spectre格式为例):
spectre复制// PTAT电流生成模块
M1 (n1 n1 vss vss) nmos l=0.5u w=5u
M2 (n2 n1 vss vss) nmos l=0.5u w=5u
R1 (n1 vdd) resistor r=15k
R2 (n2 vdd) resistor r=15k
Q1 (vdd n1 vss) pnp 1
Q2 (vdd n2 vss) pnp 10 // 面积比N=10
// 补偿支路
M3 (comp_out n2 vss vss) nmos l=0.5u w=10u
Rcomp (comp_out vref) resistor r=8k
// 主BGR核心
M4 (out1 in_p vdd vdd) pmos l=0.5u w=10u
M5 (out2 in_n vdd vdd) pmos l=0.5u w=10u
R3 (out1 vref) resistor r=50k
R4 (out2 vref) resistor r=50k
Q3 (out1 vss) pnp 1
Q4 (out2 vss) pnp 1
几个设计要点:
- Q2/Q1的面积比为10:1,这决定了ΔVBE的大小
- Rcomp的取值需要根据工艺角仿真调整,通常在5k~15k范围
- M3的宽长比要足够大以降低沟道长度调制效应
注意:在深亚微米工艺下,MOS管的失配会显著影响PTAT电流精度。建议将M1/M2的沟道长度取到最小特征尺寸的2倍以上。
3. 其他四种BGR结构对比
3.1 分段线性补偿BGR
这种结构通过温度传感器将工作区间划分为多个段,在不同温度段采用不同的电阻比例系数。我在40nm工艺下实现的一个案例:
- 划分三个温度区间:-40~0℃, 0~70℃, 70~125℃
- 每个区间使用不同的电阻网络
- 需要额外的比较器电路检测温度区间
优势:曲率补偿效果更好,典型温漂可做到<10ppm/℃
劣势:电路复杂度高,功耗增加约30%
3.2 电流模BGR
与传统电压模结构不同,这种架构先产生PTAT和CTAT电流,再进行电流求和:
code复制IREF = IPTAT + ICTAT
VREF = IREF * R
关键特点:
- 对电源噪声更敏感,需要更好的LDO稳压
- 便于实现可编程输出(通过调整R)
- 在BCD工艺中表现优异
3.3 数字修调BGR
集成ADC和DAC,通过数字闭环实时调整:
- 温度传感器+ADC监测芯片温度
- 查找表存储不同温度下的修调码
- DAC调整偏置电流
我在一个MCU项目中采用这种方案,后仿结果显示温漂从原来的50ppm/℃降到了3ppm/℃。
3.4 亚阈值BGR
利用MOS管亚阈值区特性替代BJT,适合纯数字工艺:
- 使用深亚微米MOS的亚阈值导通特性
- 需要精心设计偏置点防止进入强反型
- 功耗极低(可做到<1μA),但噪声较大
4. 关键设计考量与实测数据
4.1 工艺角分析要点
带隙基准对工艺变化非常敏感,必须进行全面的工艺角仿真。我的检查清单包括:
- 典型情况(TT)
- 快NMOS慢PMOS(FS)
- 慢NMOS快PMOS(SF)
- 高温低速(HTLS)
- 低温高速(LTHS)
特别要注意电阻的温度系数,不同工艺层(RPHR, RNP等)的TC可能相差10倍。
4.2 版图设计技巧
几个关键经验:
- BJT要采用共质心布局
- 匹配电阻采用叉指结构
- 运放输入对管加dummy保护环
- 电源线要足够宽以降低IR drop
我曾遇到过一个案例:由于电阻的电压系数不匹配,导致高温下输出电压漂移超标。后来改用更高阻值层的电阻解决了问题。
4.3 实测性能对比
下表是五种结构在TSMC 28nm工艺下的实测数据对比:
| 结构类型 | 温漂(ppm/℃) | 电源抑制比(dB) | 功耗(μA) | 面积(μm²) |
|---|---|---|---|---|
| 基本BGR | 45 | 60 | 15 | 1200 |
| 曲率补偿 | 12 | 58 | 18 | 1500 |
| 分段补偿 | 8 | 55 | 25 | 2200 |
| 数字修调 | 3 | 62 | 35 | 3000 |
| 亚阈值 | 85 | 45 | 0.8 | 800 |
5. 常见问题与调试技巧
5.1 启动失败问题
症状:上电后输出电压卡在0V或某个中间值
排查步骤:
- 检查启动电路是否正常工作
- 测量运放输入端的直流电位
- 确认没有形成死锁环路
技巧:在运放输出端到地之间加一个1MΩ的弱下拉电阻,可显著改善启动可靠性。
5.2 温度曲线出现凹陷
可能原因:
- PTAT和CTAT电流比例失调
- 补偿电阻值不匹配
- 运放增益不足导致的正反馈
解决方法:
- 重新仿真确定电阻比例
- 检查版图中的电阻匹配情况
- 增加运放的增益余量
5.3 电源抑制比不达标
提升PSRR的技巧:
- 在电源路径上加RC滤波
- 使用共源共栅电流镜
- 增加运放的增益带宽积
- 避免在敏感节点使用长走线
我曾通过优化运放的尾电流源结构,将PSRR从55dB提升到了65dB。