TSMC 0.18um工艺PWM/PFM双模Buck DCDC设计解析

1. TSMC 0.18um工艺下的PWM/PFM双模Buck DCDC设计解析

在电源管理芯片领域，Buck DCDC转换器的效率优化一直是工程师们的核心挑战。采用TSMC 0.18um工艺实现PWM/PFM混合调制架构，正是为了在宽负载范围内实现最优效率。这种设计在轻载时自动切换至PFM模式降低静态功耗，重载时采用PWM模式保证大电流输出能力，实测效率曲线可提升15%以上。

1.1 工艺选择与架构设计考量

选择TSMC 0.18um混合信号工艺主要基于三点：

• 性价比优势：相比更先进工艺，0.18um的Mask成本低40%以上，特别适合中低压电源管理芯片
• 器件特性：5V耐压的LDMOS器件满足12V输入需求，Ron_sp仅35mΩ·mm²
• 成熟IP库：工艺自带的BCD组件（如高精度电阻、MIM电容）简化了模拟电路设计

混合调制架构的关键参数设计：

math复制PWM频率 = 1.2MHz (考虑开关损耗与PCB面积平衡)
PFM跳频范围 = 200kHz-800kHz (避免音频噪声)
模式切换阈值 = 15% Iload_max (通过迟滞比较器实现)

1.2 核心子模块设计要点

1.2.1 误差放大器(EA)设计

采用两级密勒补偿结构：

• 第一级：PMOS差分对，gm=2mS
• 第二级：Class-AB输出，摆幅达80%VDD
  补偿网络：

spice复制Rc = 50kΩ, Cc = 5pF (相位裕度>60°)

1.2.2 斜坡发生器

独创的三点校准技术：

1. 上电时通过DAC注入校准电流
2. 实时温度补偿：ΔIslope = -0.2%/°C
3. 工艺角修正：FF/SS偏差<±3%

1.2.3 功率级布局

关键优化点：

• 功率管采用多指状布局，减小趋肤效应
• 栅极驱动走线宽度≥3um，RC延迟<2ns
• 电流采样用Kelvin连接，采样误差<1%

2. 混合调制模式实现细节

2.1 自动切换逻辑设计

状态机实现方案：

verilog复制always @(posedge clk) begin
  case(state)
    PWM_MODE: if (Iavg < Ith_low) state <= PFM_MOD