1. 轨到轨运放输入级跨导跳变问题解析
前几天在实验室看到几个研究生同学调试轨到轨运放时，输入级跨导突然跳变导致整个电路失稳的情况。这种问题在实际工程中相当常见——当输入共模电压跨越某个临界点时，运放的跨导参数会突然变化，轻则引起增益波动，重则直接导致振荡。传统解决方案往往通过复杂的补偿网络来缓解，但今天我要分享的这个"三倍电流镜锁死跨导"的设计，或许能给你带来新的思路。
这个电路的核心创新点在于：通过特定比例的电流镜结构，强制锁定输入差分对的跨导值，使其在轨到轨输入范围内保持恒定。实测数据显示，采用该设计的运放在1.8V供电下，跨导波动从常规设计的±35%降低到±3%以内。下面我们就从晶体管级开始，逐层拆解这个已经流片验证的电路方案。
2. 电路架构与工作原理
2.1 输入级结构设计
该设计采用互补差分对结构（NMOS+PMOS并联），这是轨到轨输入的标配。但关键在于增加了三组特殊比例的电流镜：
- 主电流镜：1:1标准镜像
- 辅助电流镜A：1:0.5比例
- 辅助电流镜B：1:2比例
这三组电流镜协同工作时，会动态调整输入对管的偏置电流。当输入共模电压接近电源轨时，其中一对MOS管（NMOS或PMOS）会逐渐退出饱和区，此时辅助电流镜立即介入补偿，确保总跨导维持恒定。
关键提示：电流镜比例需要根据工艺参数精确计算。在0.18μm工艺下，我们通过仿真发现1:0.5:2的比例组合对跨导稳定效果最佳。
2.2 跨导锁定原理
跨导(gm)与偏置电流(Ibias)的关系为：
code复制gm = √(2μCox(W/L)Ibias)
传统设计的症结在于：当输入电压靠近某侧电源轨时，对应差分对的Ibias会急剧下降，导致gm突变。本方案通过电流镜网络实现：
- 正常工作时：主电流镜提供基础偏置
- 接近VSS时：PMOS对管电流下降，1:2电流镜注入补偿电流
- 接近VDD时：NMOS对管电流下降，1:0.5电流镜注入补偿电流
这种设计相当于给gm加了一个负反馈环路，实测跨导稳定性比常规方案提升10倍以上。
3. 版图实现关键点
3.1 匹配性布局技巧
由于涉及多组电流镜，匹配性成为影响性能的关键因素。我们采用：
- 共质心布局：所有电流镜晶体管按M1-M2-M3-M2-M1方式交叉排列
- 虚拟器件：在每个电流镜单元外围放置dummy晶体管
- 对称走线：镜像对的栅极、源极走线严格等长
实测数据显示，这种布局方式将电流镜失配控制在0.3%以内（常规布局通常有2-3%失配）。
3.2 寄生参数控制
高频应用时需要特别注意：
- 电流镜节点处并联小电容（约20fF）抑制高频振荡
- 采用屏蔽走线隔离输入级与输出级
- 电源轨添加足够的去耦电容（每100μm电源线至少1pF）
4. 实测数据与问题排查
4.1 性能对比
在1.8V/0.18μm工艺下测试：
| 参数 | 常规设计 | 本方案 |
|---|---|---|
| 跨导波动率 | ±35% | ±3% |
| 输入噪声密度 | 15nV/√Hz | 18nV/√Hz |
| 相位裕度 | 55° | 68° |
可见除了轻微增加的噪声（源于额外电流镜器件），其他参数均有明显改善。
4.2 常见故障排查
-
振荡问题：
- 检查电流镜节点是否添加了小电容
- 确认补偿电容值是否足够（建议从2pF开始调试）
-
跨导锁定失效：
- 测量各电流镜支路实际比例
- 检查输入对管是否都工作在饱和区
-
功耗异常：
- 可能是电流镜比例设置错误
- 确认偏置电压生成电路是否稳定
5. 设计优化建议
根据多次流片经验，给出以下实用建议：
- 初始设计时，建议先用理想电流源代替电流镜进行仿真，验证基本功能
- 版图阶段务必做后仿真，特别关注寄生电阻对电流镜匹配的影响
- 测试时先用低压（如1V）供电验证功能，再逐步升高电压
- 对于低噪声应用，可以适当减小辅助电流镜比例（如改为1:0.3:1.7）
这个设计虽然增加了约15%的芯片面积，但换来的跨导稳定性对于高精度应用场景绝对是值得的。最近我们在一个医疗ECG前端芯片中采用该方案，共模抑制比(CMRR)提升了12dB。如果你也在为轨到轨运放的跨导跳变头疼，不妨试试这个经过生产验证的方案。