FPGA SPI通信模块设计与AXI4-Lite接口实现-嵌云网-嵌入式AI开发资源站

FPGA SPI通信模块设计与AXI4-Lite接口实现

李建飞-建纬郑州

1. FPGA SPI通信模块设计背景与核心价值

在嵌入式系统和数字电路设计中，SPI（Serial Peripheral Interface）总线因其简单高效的特性，成为连接传感器、存储芯片和外设控制器的首选方案。但每次开发新项目时重新编写SPI控制器既浪费时间又容易引入兼容性问题。这个基于Verilog的SPI通用收发模块，通过AXI4-Lite总线接口标准化通信协议，正好解决了这个痛点。

我曾在多个工业控制项目中遇到过SPI设备驱动不一致的问题——不同厂家的Flash存储器、ADC芯片和显示屏对时钟极性、相位的要求各不相同。这个IP核的价值在于它把SPI通信的底层细节封装成标准化的内存映射接口，开发者只需要通过寄存器读写就能完成数据传输，就像操作普通内存一样简单。

2. 整体架构与接口设计解析

2.1 AXI4-Lite总线接口实现

AXI4-Lite作为简化版的AMBA总线协议，相比完整的AXI4协议减少了突发传输和缓存一致性等复杂功能，但保留了地址通道、读写数据通道和响应通道的基础结构。在我们的SPI控制器中：

verilog复制// AXI4-Lite接口信号定义
module spi_axi4lite #(
  parameter C_S_AXI_ADDR_WIDTH = 6,
  parameter C_S_AXI_DATA_WIDTH = 32
)(
  // 时钟与复位
  input wire S_AXI_ACLK,
  input wire S_AXI_ARESETN,
  
  // 写地址通道
  input wire [C_S_AXI_ADDR_WIDTH-1:0] S_AXI_AWADDR,
  input wire S_AXI_AWVALID,
  output wire S_AXI_AWREADY,
  
  // 写数据通道 
  input wire [C_S_AXI_DATA_WIDTH-1:0] S_AXI_WDATA,
  input wire [(C_S_AXI_DATA_WIDTH/8)-1:0] S_AXI_WSTRB,
  input wire S_AXI_WVALID,
  output wire S_AXI_WREADY,
  
  // 写响应通道
  output wire [1:0] S_AXI_BRESP,
  output wire S_AXI_BVALID,
  input wire S_AXI_BREADY,
  
  // 读地址通道
  input wire [C_S_AXI_ADDR_WIDTH-1:0] S_AXI_ARADDR,
  input wire S_AXI_ARVALID,
  output wire S_AXI_ARREADY,
  
  // 读数据通道
  output wire [C_S_AXI_DATA_WIDTH-1:0] S_AXI_RDATA,
  output wire [1:0] S_AXI_RRESP,
  output wire S_AXI_RVALID,
  input wire S_AXI_RREADY,
  
  // SPI物理接口
  output wire SPI_SCLK,
  output wire SPI_MOSI,
  input wire SPI_MISO,
  output wire SPI_CS_N
);

这种设计使得主处理器可以通过标准的存储器访问指令来配置SPI参数（如时钟分频、传输模式）和收发数据，无需直接操作GPIO或关注时序细节。

2.2 可配置的SPI引擎设计

SPI引擎的核心是一个状态机，负责处理四种基本操作模式（CPOL/CPHA组合）下的数据传输。关键参数包括：

参数名	寄存器地址	功能描述	默认值
CTRL_REG	0x00	使能、模式选择、中断控制	0x0000
CLK_DIV	0x04	时钟分频系数（SCLK = Fclk/(2*(div+1))）	0x00FF
TX_DATA	0x08	发送数据缓存	0x0000
RX_DATA	0x0C	接收数据缓存	N/A
CS_SETUP	0x10	CS信号建立时间（时钟周期数）	0x0003

实际项目中我发现，CLK_DIV的设置需要根据外设特性调整。例如某款Flash芯片在SCLK>25MHz时会出现数据错误，而温度传感器则允许最高50MHz时钟。

3. 关键实现细节与调试技巧

3.1 跨时钟域处理方案

当AXI总线时钟（如100MHz）与SPI时钟（可能低至1MHz）不同源时，需要特别注意跨时钟域同步问题。我们采用双缓冲技术处理TX/RX数据：

发送路径：AXI时钟域的数据先写入FIFO，通过异步FIFO桥接到SPI时钟域
接收路径：SPI时钟域的数据经过两级触发器同步到AXI时钟域
状态信号：使用握手协议同步传输完成中断信号

verilog复制// 异步FIFO实例化示例
async_fifo #(
  .DATA_WIDTH(8),
  .DEPTH(16)
) tx_fifo (
  .wr_clk(S_AXI_ACLK),
  .wr_en(tx_wr_en),
  .din(tx_data_in),
  .full(tx_full),
  
  .rd_clk(spi_clk),
  .rd_en(tx_rd_en),
  .dout(tx_data_out),
  .empty(tx_empty)
);

3.2 SPI时序精确控制

为了满足不同外设的时序要求，模块实现了可编程的时序参数：

CS建立/保持时间：通过计数器实现精确的时钟周期控制
时钟空闲状态：CPOL参数控制SCLK空闲时为高或低
数据采样边沿：CPHA决定在奇数或偶数边沿采样MISO

verilog复制// SPI时钟生成逻辑
always @(posedge spi_clk or negedge S_AXI_ARESETN) begin
  if (!S_AXI_ARESETN) begin
    sclk_out <= cpol;
    bit_cnt <= 0;
  end else if (enable) begin
    if (clk_div_cnt == clk_div) begin
      clk_div_cnt <= 0;
      sclk_out <= ~sclk_out;
      if (!sclk_out ^ cpha) begin
        // 数据采样/移位操作
      end
    end else begin
      clk_div_cnt <= clk_div_cnt + 1;
    end
  end
end

4. 典型应用场景与性能优化

4.1 多从设备管理系统

通过CS_N信号的扩展，一个控制器可以管理多个SPI设备。建议的寄存器映射方案：

设备选择	寄存器地址偏移	功能说明
Flash	0x0000	存储芯片读写
ADC	0x1000	模拟量采集
DAC	0x2000	数字量输出
GPIO	0x3000	扩展IO控制

在PCB布局时，注意SCLK信号要等长布线到各设备，避免时序偏移。我曾在一个电机控制项目中，因为SCLK到不同传感器的走线长度差异超过5cm，导致数据采样错误。

4.2 高速传输优化技巧

当需要高速连续传输时（如视频帧缓冲），可以采用以下优化措施：

DMA集成：通过AXI Stream接口连接DMA控制器，实现内存到SPI的零拷贝传输
批量传输模式：保持CS信号有效，连续发送多个数据帧
时钟门控：在传输间隙关闭SPI时钟树降低功耗

实测在Xilinx Artix-7 FPGA上，优化后的传输速率可达：

单次传输：1.5Mbps（受AXI协议开销限制）
DMA批量传输：12Mbps（利用率达80%）

5. 调试常见问题与解决方法

5.1 典型故障排查表

现象	可能原因	解决方案
无SCLK信号	模块未使能/时钟分频过大	检查CTRL_REG[0]和CLK_DIV寄存器
MOSI数据不正确	字节序设置错误	检查CTRL_REG[3:2]的endian位
MISO采样总为高	CPHA/CPOL模式不匹配外设	查阅外设手册调整模式寄存器
传输中途卡死	跨时钟域同步失败	添加SignalTap观察状态机迁移
多设备干扰	CS信号保持时间不足	调整CS_HOLD寄存器值

5.2 实测调试工具链

Vivado调试：
- 使用ILA核抓取AXI总线信号
- 设置触发条件：SPI_CS_N下降沿 && S_AXI_WVALID
示波器测量：
- 建议使用四通道示波器同时捕获SCLK/MOSI/MISO/CS_N
- 触发模式设置为"序列触发"，捕捉完整传输过程
Python测试脚本：

python复制import mmap
import struct

class SPIController:
    def __init__(self, base_addr):
        self.mem = open("/dev/mem", "r+b")
        self.spi_map = mmap.mmap(self.mem.fileno(), 4096, 
                                offset=base_addr)
    
    def transfer(self, data):
        # 设置传输模式
        self.spi_map[0x00:0x04] = struct.pack('<I', 0x00000001)
        # 写入待发送数据
        self.spi_map[0x08:0x0C] = struct.pack('<I', data)
        # 等待传输完成
        while not (struct.unpack('<I', self.spi_map[0x00:0x04])[0] & 0x100):
            pass
        # 读取接收数据
        return struct.unpack('<I', self.spi_map[0x0C:0x10])[0]

6. 进阶功能扩展思路

对于需要更高性能或特殊功能的项目，可以考虑以下扩展方向：

双线SPI模式：同时使用MOSI/MISO实现全双工传输
QSPI支持：扩展为4线接口提升吞吐量（需修改物理接口）
自动CS控制：根据传输字节数自动管理CS信号
错误检测：添加CRC校验或超时监测机制
动态配置：运行时修改时钟分频和传输模式

在最近一个物联网网关设计中，我们通过添加DMA引擎和双缓冲机制，使SPI控制器在传输数据的同时能准备下一帧，吞吐量提升了40%。具体实现时需要注意DMA突发长度与SPI时钟周期的匹配，避免FIFO溢出。