1. 项目概述:Poly Fuse在0.35µm CMOS工艺中的关键作用
在集成电路设计中,非易失性存储解决方案一直是工程师们关注的重点。特别是在需要一次性编程(OTP)的应用场景中,Poly Fuse技术展现出了独特的优势。我曾在多个采用0.35µm工艺的芯片项目中负责OTP模块设计,深刻体会到Poly Fuse稳定性的重要性。
Poly Fuse本质上是一段特殊设计的多晶硅导线,通过施加编程电流使其电阻发生不可逆变化,从而实现数据存储。与传统的熔丝技术相比,它最大的优势在于完全兼容标准CMOS工艺,不需要额外的工艺模块或高压器件。在实际项目中,我们通常会将多个Poly Fuse单元组合使用,构建OTP存储器阵列,用于存储芯片配置参数、安全密钥或校准数据等关键信息。
这项研究聚焦于0.35µm标准polycide CMOS工艺中的双层结构Poly Fuse(多晶硅/硅化钨)。这种结构相比单层多晶硅设计有几个显著优势:首先,硅化钨层的加入显著降低了未编程状态的电阻;其次,编程电压可以控制在1-2V范围内,完全在标准CMOS工艺的工作电压范围内;最重要的是,这种结构在编程后能形成更稳定的高阻态,这对保证数据长期可靠性至关重要。
需要模型API调用? 免费领10W Token,多模型网关一键接入 Claude、DeepSeek 等主流模型。
2. 双层Poly Fuse的结构与物理机制
2.1 物理结构解析
在0.35µm工艺中,Poly Fuse采用了一种精巧的双层堆叠结构。从SEM和TEM的截面分析可以清晰地看到,它由下层的多晶硅和上层的硅化钨组成,两端通过多个钨插塞实现低阻连接。这种设计有几个工程上的考量:
-
多接触设计:每个连接端使用多个并联的钨插塞,这是为了承受编程时的大电流(通常达到几十毫安)。在实际版图设计中,我们会根据预期编程电流计算所需的接触孔数量,确保接触电阻不会成为限制因素。
-
硅化钨层:这层材料的厚度和均匀性对编程特性影响很大。工艺控制上,我们要求硅化钨厚度偏差不超过±5%,否则会导致不同晶圆间编程特性的差异。从TEM图像可以看到,优化编程后,活性区的硅化钨会完全迁移,形成约30-50nm的断裂间隙。
2.2 编程过程的物理机制
Poly Fuse的编程过程实际上是一个复杂的热-电-化学耦合过程。通过多次实验观测和失效分析,我总结出以下几个关键阶段:
- 焦耳加热阶段:初始电流通过时,Poly Fus
