ARM ETM10RV调试架构与DAP接口设计详解

1. ARM ETM调试架构解析

在ARM处理器开发中，调试接口设计直接影响着开发效率和质量。ETM10RV作为ARM10系列处理器的嵌入式跟踪宏单元，其调试架构主要由两大核心模块组成：DAP（Debug Access Port）调试访问接口和Trace Port跟踪端口。这两个模块协同工作，为开发者提供了完整的实时指令跟踪解决方案。

DAP接口采用标准的JTAG协议作为物理层，通过TDI、TDO、TMS和TCK四线制实现与外部调试器的通信。与普通JTAG接口不同的是，ARM的DAP在协议层进行了深度优化，支持多级扫描链的灵活配置。在ETM10RV中，扫描链6被专门保留用于访问ETM内部寄存器，这种设计使得调试器可以独立控制处理器核和跟踪单元。

实际调试中常见的问题是DAP接口信号完整性问题。建议在PCB布局时将DBGTDI/DBGTMS/DBGTDO信号走线长度控制在5cm以内，并保持50欧姆阻抗匹配。特别是在高频调试时（TCK>25MHz），需要在信号线上串联33欧姆电阻进行阻抗匹配。

2. DAP接口硬件设计要点

2.1 单处理器连接方案

ETM10RV与ARM1026EJ-S的典型连接如图1所示。两个关键信号需要特别注意：

• SDOUTBS：处理器核的扫描链扩展输出，连接到ETM的DBGTDO
• ARMTDO：ETM的扫描链输出，通常连接到外部调试器的TDO

verilog复制// 典型的DAP接口连接示例
assign dbg_tdo = (scan_chain == 6) ? etm_armtdo : 
                 (scan_chain == 0) ? arm_sdoutbs : 
                 1'bz;

这种设计实现了扫描链的动态切换：

1. 当选择扫描链0（处理器核）时，数据通过ARM1026EJ-S的SDOUTBS输出
2. 当选择扫描链6（ETM）时，数据通过ETM10RV的ARMTDO输出
3. 其他扫描链选择时，信号通过旁路路径传输

2.2 多处理器系统设计

在多核系统中，DAP接口需要采用级联结构。图2展示了一个典型的双核连接方案：

1. 主处理器的DBGTDO连接到从处理器的DBGTDI
2. 每个ETM的ARMTDO连接到下一级的扫描链输入
3. NTRST信号必须并联到所有DAP接口

关键设计参数：

3. 跟踪端口设计规范

3.1 信号组成与时序

ETM10RV的跟踪端口包含三类关键信号：

• TRACECLK：跟踪时钟，频率可配置为内核时钟的1/2或1/4
• TRACECTL：控制信号，指示数据有效性
• TRACEDATA[31:0]：跟踪数据总线

时钟模式配置通过PORTMODE[2:0]实现：

• 3'b001：1:2模式（TRACECLK = CoreCLK/2）
• 3'b010：1:4模式（TRACECLK = CoreCLK/4）

图3展示了1:2模式下的时序要求：

• TRACEDATA在TRACECLK上升沿和下降沿都有效
• TRACECTL在时钟高电平期间必须保持稳定
• 建立时间tSU ≥ 2ns，保持时间tH ≥ 1ns

3.2 引脚复用设计

为节省引脚资源，TRACEDATA可以与其他功能引脚复用。ETM10RV提供两个配置信号：

• ETMEN：跟踪使能信号（高电平有效）
• PORTSIZE[3:0]：设置端口宽度（0001=4bit，0010=8bit...）

典型的复用电路设计：

verilog复制// 引脚复用逻辑示例
assign io_pad[15:0] = (etmen) ? tracedata[15:0] : 
                      normal_out[15:0];

上电复位时的默认状态：

• ETMEN = 0（跟踪禁用）
• PORTSIZE = 0001（4bit模式）
  这种设计确保系统正常启动时跟踪端口不会影响其他功能。

4. 多核跟踪系统实现

4.1 双处理器跟踪配置

在双核系统中，推荐使用20引脚共享跟踪端口方案（如表1所示）。这种设计通过PORTSIZE信号动态分配带宽：

4.2 时钟域同步

多核跟踪的关键挑战是时钟同步。ETM10RV支持两种同步方案：

1. 同源时钟：两个ETM使用同一时钟源

   • 优点：无需数据对齐
   • 缺点：要求内核时钟同源

2. 异步时钟：使用独立时钟

   • 需要外部FPGA进行数据对齐
   • 需设置同步标记（sync pattern）

vhdl复制-- 异步时钟数据对齐示例（VHDL）
process(traceclk_b)
begin
    if rising_edge(traceclk_b) then
        if tracedata_b(15 downto 12) = "1100" then -- 检测同步头
            data_buf <= tracedata_b(11 downto 0);
            valid_b <= '1';
        end if;
    end if;
end process;

5. 测试与验证要点

5.1 扫描链测试

ETM10RV采用特殊的测试封装设计（如图4所示），包含：

• 输入封装单元（WSEI控制）
• 输出封装单元（WSEO控制）
• 共享封装单元（用于寄存器I/O）

测试模式配置：

5.2 信号完整性验证

跟踪端口PCB设计关键要求：

1. 走线长度匹配：TRACEDATA各信号偏差<50ps
2. 阻抗控制：单端50Ω，差分100Ω
3. 层叠建议：
   • 表层走线长度<2cm
   • 内层走线需要参考平面完整

实测中常见问题处理：

• 数据抖动过大：增加22pF对地电容
• 时钟偏移：调整TRACECLK走线长度
• 交叉干扰：隔开TRACEDATA与高速信号

6. 调试技巧与经验分享

在实际项目调试中，有几个关键点需要特别注意：

1. 初始化序列问题：

c复制// 正确的ETM初始化流程
void init_etm(void) {
    write_etm_reg(ETMCR, 0x00000000);  // 先禁用ETM
    write_etm_reg(ETMTRIGGER, 0x0000); // 清除触发器
    write_etm_reg(ETMCONFIG, 0x0001);  // 基本配置
    write_etm_reg(ETMCR, 0x00000001);  // 最后使能
}

2. 跟踪数据丢失的排查步骤：

• 检查ETMEN信号是否有效
• 确认PORTSIZE设置与硬件匹配
• 测量TRACECLK是否有时钟输出
• 验证TRACECTL信号活动情况

3. 多核调试的特殊情况处理：
   当两个核同时触发跟踪时，建议：

• 为每个核设置不同的触发条件
• 使用时间戳功能区分数据来源
• 在调试软件中设置交叉触发同步

通过FPGA原型验证发现的一个典型问题：当ARM1026EJ-S进入低功耗模式时，ETM10RV的时钟可能不同步。解决方案是在电源管理代码中加入ETM状态保存/恢复流程：

armasm复制; 低功耗模式处理
enter_low_power:
    MRC p14, 0, r0, c1, c0, 0   ; 读取ETM控制寄存器
    STMFD sp!, {r0}              ; 保存ETM状态
    ...                          ; 进入低功耗流程
exit_low_power:
    LDMFD sp!, {r0}              ; 恢复ETM状态
    MCR p14, 0, r0, c1, c0, 0   ; 写回ETM控制寄存器

这些经验来自实际项目的调试积累，希望能帮助开发者避免重复踩坑。对于更复杂的调试场景，建议结合ARM CoreSight架构的其它组件（如ITM、TPIU等）构建完整的调试解决方案。