1. ARM开发板FPGA配置与JTAG调试概述
在嵌入式系统开发中，FPGA（现场可编程门阵列）与ARM处理器的协同工作已经成为一种常见的设计模式。这种架构结合了ARM处理器的高效控制和FPGA的硬件可编程性，为复杂系统的开发提供了极大的灵活性。本文将以ARM开发板为例，详细介绍FPGA的配置过程以及JTAG调试的关键技术要点。
FPGA的核心原理是基于查找表(LUT)和可编程互连资源构建的可重构逻辑阵列。在ARM开发环境中，FPGA通常承担以下几种关键角色：
- 实现AMBA总线协议（如AHB、AXI）的硬件加速模块
- 作为外设控制器连接各种接口设备
- 构建定制协处理器加速特定算法
- 实现总线矩阵和地址解码逻辑
2. 开发板硬件架构解析
2.1 核心板与扩展板连接机制
ARM开发板采用模块化设计，通过标准化的Tile接口连接核心板和扩展板。这种设计允许开发者根据需求灵活配置系统：
code复制+-----------------------+
| 核心板 (Core Tile) |
| - ARM处理器 |
| - 存储控制器 |
+----------+------------+
| HDRX/HDRY/HDRZ
+----------+------------+
| 底板 (Baseboard) |
| - FPGA (Xilinx Virtex)|
| - 外设接口 |
+----------+------------+
| HDRX/HDRY/HDRZ
+----------+------------+
| 逻辑板 (Logic Tile) |
| - 定制逻辑 |
+-----------------------+
HDRX、HDRY和HDRZ三种连接器分别承载不同的总线信号：
- HDRX：主总线信号（AXI/AHB/ARM7TDMI总线）
- HDRY：从总线信号（逻辑板专用）
- HDRZ：辅助信号和电源
2.2 电源管理与安全注意事项
开发板的电源系统设计需要特别注意：
- 电源输入选择（只能选择一种）：
- J28：标配12V DC电源适配器
- J27：外接实验电源接线端子
- PCI插槽供电（当使用PCI背板时）
重要警告：绝对禁止同时连接多个电源！这可能导致电源冲突损坏板卡。
静电防护措施：
- 操作时必须佩戴防静电手环
- 仅握住板卡边缘
- 避免接触元件引脚或金属部分
- 在实验室环境下使用（避免高静电环境）
3. FPGA配置流程详解
3.1 配置开关设置
开发板上的配置开关决定了系统启动和行为模式：
S8开关 - 启动存储器选择
| S8-4 | S8-3 | S8-2 | S8-1 | 启动存储器类型 |
|---|---|---|---|---|
| OFF | OFF | OFF | OFF | NOR Flash (地址0x0) |
| OFF | OFF | OFF | ON | DOC Flash (地址0x0) |
| OFF | OFF | ON | OFF | SRAM (地址0x0) |
| OFF | ON | OFF | OFF | PISMO扩展存储器(nCS1) |
S10开关 - FPGA镜像选择
- S10-1：Tile site 1 FPGA镜像选择（OFF=镜像1，ON=镜像2）
- S10-2：Tile site 2 FPGA镜像选择
- S10-3/S10-4：配置闪存地址选择
3.2 FPGA镜像烧录方法
开发板支持三种烧录方式，根据调试工具选择相应方案：
方法1：使用RealView ICE烧录
- 连接RealView ICE到板载JTAG接口
- 将CONFIG开关S1拨到ON位置
- 上电启动开发板
- 运行progcards_rvi.exe工具
- 选择匹配的.brd板级描述文件
- 等待烧录完成（约5-10分钟）
方法2：使用Multi-ICE烧录
- 启动Multi-ICE服务器（v2.2.6或更高）
- 执行自动配置或手动加载匹配的配置文件
- 运行progcards_multiice.exe工具
- 选择正确的板级描述文件
方法3：通过USB直接烧录
- 安装USB调试驱动
- 连接开发板USB调试端口
- 运行progcards_usb.exe工具
- 选择镜像文件进行烧录
实测经验：USB烧录速度通常比JTAG方式快30%左右，但稳定性稍差，建议关键操作使用JTAG。
4. JTAG调试系统搭建
4.1 调试工具连接方案
根据不同的调试需求，可以选择以下配置：
基础调试配置
code复制[PC主机] ← Ethernet/USB → [RealView ICE/Multi-ICE] ← JTAG → [开发板]
带Trace功能的调试配置
code复制[PC主机] ← Ethernet → [RealView Trace] ← Mictor → [Core Tile]
↑
[RealView ICE] ← JTAG → [开发板]
4.2 调试模式设置
开发板提供两种JTAG工作模式：
-
调试模式（CONFIG开关OFF）：
- 用于常规程序下载和调试
- 支持处理器寄存器访问
- 允许设置断点和观察点
-
配置模式（CONFIG开关ON）：
- 用于FPGA/PLD编程
- 橙色CONFIG LED亮起
- 无法进行常规调试操作
常见问题：如果调试器无法连接，首先检查CONFIG开关位置和JTAG线缆连接。
5. 系统启动与Boot Monitor
5.1 启动流程分析
开发板上电后的启动序列：
- FPGA从配置闪存加载镜像（由S10开关选择）
- FPGA配置完成后GLOBAL_DONE LED点亮
- 处理器从0x0地址开始执行指令
- Boot Monitor接管系统（如果已烧录）
5.2 Boot Monitor操作技巧
Boot Monitor提供以下关键功能：
- 内存读写测试
- 外设寄存器配置
- 应用程序加载与执行
- 系统状态监控
通过用户开关S6可以配置Boot Monitor行为：
- S6-1：启动后显示命令提示符
- S6-2：自动检测STDIO输出（UART0或调试器控制台）
6. 常见问题排查指南
6.1 FPGA配置问题
症状：FPGA配置失败，GLOBAL_DONE LED不亮
- 检查电源电压（特别是FPGA核心电压）
- 验证配置闪存中的镜像文件是否完整
- 确认CONFIG开关处于正确位置
- 尝试重新烧录FPGA镜像
6.2 JTAG连接问题
症状：调试器无法识别处理器
- 检查JTAG链完整性（TAP控制器数量）
- 验证CONFIG开关位置（调试模式应为OFF）
- 尝试降低JTAG时钟频率
- 检查接地是否良好（特别是使用长线缆时）
6.3 总线冲突问题
症状：系统运行不稳定或功耗异常
- 确认FPGA镜像与Core Tile型号匹配
- 检查Tile连接器是否完全插入
- 验证总线终端电阻配置
- 使用逻辑分析仪检查总线信号完整性
7. 高级调试技巧
7.1 Trace功能配置
对于支持ETM（嵌入式跟踪宏单元）的Core Tile：
- 连接Trace Port Analyzer到Core Tile的Mictor接口
- 配置ETM通过JTAG接口
- 设置触发条件和过滤规则
- 捕获并分析跟踪数据
跟踪模式选择：
- 复用模式（单Trace连接器）
- 非复用模式（双Trace连接器）
7.2 多核调试方案
对于多核系统（如ARM11 MPCore）：
- 在Tile site 1和2安装Core Tile
- 烧录支持多核的FPGA镜像
- 配置调试器识别所有核心
- 设置核心间调试事件关联
8. 性能优化建议
-
总线频率优化：
- 通过S8-5开关选择系统时钟（10MHz或最大频率）
- AHB系统典型频率25MHz
- AXI系统典型频率30MHz
-
FPGA时序优化：
- 使用流水线设计提高总线吞吐量
- 合理分配逻辑资源减少布线延迟
- 添加适当的寄存器平衡时序路径
-
电源管理：
- 关闭未使用的外设时钟
- 利用FPGA的时钟门控功能
- 在空闲时进入低功耗模式
在实际项目中，我们曾通过优化FPGA的AHB总线接口设计，将系统整体性能提升了约40%。关键是将关键路径从7级流水线优化到4级，同时增加了写缓冲深度。