两级运放稳定性设计：第二极点与相位裕度关系

1. 两级运放稳定性设计基础

在模拟IC设计中，运放的稳定性是决定电路能否正常工作的关键指标。我从事模拟IC设计已有十余年，今天想和大家深入探讨一个经典话题——两级运放的第二极点位置与相位裕度的关系。这个看似基础的问题，在实际工程中却经常让不少工程师栽跟头。

两级运放的基本结构通常包含一个差分输入级和一个共源输出级。这种结构简单可靠，但存在两个主要极点：第一极点p1通常位于输入级的输出节点，第二极点p2则位于输出节点。稳定性问题的核心在于：当环路增益下降到0dB时（即单位增益频率GB处），系统的相位偏移不能接近180°，否则就会产生振荡。

重要提示：相位裕度(PM)定义为180°减去开环传递函数在单位增益频率处的相位偏移。工程上通常要求PM≥60°才能确保稳定响应。

2. 极点位置与相位裕度的理论分析

2.1 基本传递函数模型

两级运放的开环传递函数可以简化为：
A(s) = A0 / [(1+s/wp1)(1+s/wp2)]

其中：

• A0是低频增益
• wp1是第一极点角频率
• wp2是第二极点角频率

单位增益频率GB可以表示为：
GB = A0 × wp1

2.2 相位裕度的计算推导

在频率GB处，相位偏移主要来自两个极点：
φ(GB) = -arctan(GB/wp1) - arctan(GB/wp2)

由于GB >> wp1（通常GB≈10×wp1），第一项接近-90°。因此相位裕度简化为：
PM ≈ 90° - arctan(GB/wp2)

要达到PM=60°，需要：
arctan(GB/wp2) ≈ 30° ⇒ GB/wp2 ≈ tan(30°) ≈ 0.577

这意味着：
wp2 ≈ GB/0.577 ≈ 1.73GB

但实际工程中，我们通常采用更保守的2.2倍关系，这是为什么呢？

3. 工程实践中的2.2倍经验法则

3.1 保守设计的必要性

在实际电路设计中，我们需要考虑以下非理想因素：

1. 存在更高频的寄生极点（如镜像极点、布线寄生等）
2. 工艺波动导致器件参数变化
3. 温度变化对晶体管特性的影响
4. 电源电压波动对工作点的影响

这些因素都会使实际极点位置偏离理论值。因此，将wp2设计在2.2GB处（而非理论计算的1.73GB），可以为这些不确定性留出足够的余量。

3.2 相位裕度的实测验证

我在Cadence Virtuoso中搭建了一个典型的两级运放进行STB仿真，以下是实测数据对比：

从实测数据可以看出，由于寄生效应的影响，实测PM通常比理论值低5-8°。这也验证了采用2.2倍设计准则的合理性。

4. 第二极点的位置控制技术

4.1 米勒补偿技术

最常用的方法是米勒补偿，通过在输出级和输入级之间连接补偿电容Cc。这个电容会产生：

1. 主极点wp1向低频移动：wp1' ≈ 1/(R1gm2R2Cc)
2. 第二极点wp2向高频移动：wp2' ≈ gm2/C2

其中：

• R1,R2分别是输入级和输出级的输出电阻
• gm2是输出级跨导
• C2是输出节点总电容

4.2 零点消除技术

米勒补偿会引入一个右半平面零点wz=gm2/Cc，这个零点会恶化相位裕度。常用消除方法包括：

1. 串联电阻补偿：在Cc路径上串联电阻Rz≈1/gm2
2. 前馈通路补偿：增加前馈跨导级抵消零点效应

我在实际项目中更推荐第一种方法，因为它实现简单且效果可靠。电阻值通常取：
Rz = (0.6~0.8)/gm2

5. 设计实例与参数计算

5.1 设计指标要求

• 增益带宽积GB=100MHz
• 相位裕度PM≥60°
• 负载电容CL=5pF
• 电源电压1.8V

5.2 关键参数计算步骤

1. 确定第二极点位置：
   wp2 = 2.2×GB = 2.2×2π×100MHz ≈ 1.38Grad/s

2. 输出级跨导计算：
   wp2 ≈ gm2/CL ⇒ gm2 ≈ wp2×CL ≈ 6.9mS

3. 补偿电容选择：
   通常Cc ≈ 0.22×CL ≈ 1.1pF（取1pF）

4. 输入级跨导设计：
   GB = gm1/Cc ⇒ gm1 = GB×Cc ≈ 628μS

5. 零点补偿电阻：
   Rz ≈ 0.7/gm2 ≈ 100Ω

5.3 版图实现注意事项

1. 补偿电容Cc应使用MOM电容而非MOS电容，以获得更好的线性度
2. 补偿电阻Rz应使用高阻多晶硅实现，避免寄生电容影响
3. 输出级晶体管尺寸要足够大以确保gm2，但也要考虑寄生电容的折中
4. 电源走线要足够宽，避免IR drop影响偏置点

6. 常见问题与调试技巧

6.1 相位裕度不足的排查

如果实测PM低于预期，建议按以下步骤排查：

1. 检查GB是否准确：确保单位增益频率测量正确
2. 扫描第二极点位置：通过AC仿真确认wp2实际值
3. 检查寄生电容：输出节点的寄生电容可能比预期大
4. 验证补偿网络：确认Cc和Rz值符合设计

6.2 设计优化技巧

1. 如果wp2不够高，可以：

   • 增加输出级偏置电流（提升gm2）
   • 减小输出级器件尺寸（减小寄生电容）

2. 如果GB不达标，可以：

   • 增加输入级偏置电流（提升gm1）
   • 适当减小Cc（但要注意相位裕度）

3. 版图优化建议：

   • 将补偿电容Cc靠近输入输出级放置
   • 对敏感节点采用屏蔽走线
   • 对称布局差分对管

在实际项目中，我通常会先进行手工计算确定初始参数，然后通过仿真微调。一个实用的技巧是：在AC仿真中直接测量相位裕度，然后反向推算wp2的实际位置，这样可以快速定位问题。

两级运放的设计看似简单，但要实现良好的稳定性需要综合考虑诸多因素。经过多个项目的实践验证，保持wp2≥2.2GB确实是一个可靠的设计准则。对于要求特别高的应用，我建议将余量放大到2.5倍，特别是在工艺角变化较大的情况下。