CMOS SPAD阵列设计：高密度与低串扰的平衡之道

1. SPAD阵列设计中的核心矛盾与解决方案

在CMOS SPAD（单光子雪崩二极管）阵列设计中，工程师们始终面临着一个根本性的矛盾：如何在高像素密度和优异光电性能之间取得平衡。这个问题的核心在于SPAD与传统CIS（CMOS图像传感器）在工作原理上的本质差异。

SPAD作为一种能够探测单个光子的高灵敏度传感器，其工作原理基于雪崩倍增效应。当光子进入耗尽区时，会产生电子-空穴对，在强电场作用下，这些载流子会被加速并获得足够能量，通过碰撞电离产生更多的载流子，形成雪崩效应。这种机制使得SPAD具有极高的灵敏度，但同时也带来了独特的设计挑战。

1.1 共享电极架构的必然选择

在现代SPAD阵列设计中，共享电极架构几乎成为了高密度集成的必然选择。这种设计通过让多个像素共享同一个电极（通常是阴极），显著减少了金属互连的数量和复杂度。具体来说，这种架构的优势主要体现在以下几个方面：

• 布线简化：传统独立电极设计需要为每个像素提供单独的金属走线，这在百万级像素阵列中会导致严重的布线拥塞。共享电极设计可以将互连数量减少一个数量级。

• 填充因子提升：通过减少金属布线占用的面积，更多的芯片面积可以用于实际的光电探测区域。实测数据显示，采用共享阴极设计可以将填充因子从30%提升至60%以上。

• 工艺兼容性：共享电极设计更易于与标准CMOS工艺集成，特别是当使用深N阱作为公共阴极时，可以与现有的阱隔离技术良好配合。

然而，这种设计也带来了显著的电学串扰问题。当多个像素共享同一个电极时，一个像素中发生的雪崩事件可能会通过共享的电极影响到相邻像素，导致误触发或性能下降。

提示：在实际设计中，共享电极的选择需要仔细考虑工艺能力和性能需求的平衡。深N阱共享架构虽然隔离效果较好，但对工艺要求较高，可能需要额外的掩模步骤。

1.2 SPAD与CIS串扰机制的本质区别

理解SPAD与CIS在串扰机制上的差异，对于设计有效的隔离方案至关重要。这种差异主要体现在以下几个方面：

载流子传输机制：

• CIS中主要依赖热扩散，载流子运动速度较慢（约10^4 cm/s）
• SPAD中强电场导致载流子快速漂移，速度可达10^7 cm/s

信号放大特性：

• CIS信号不放大，串扰影响相对有限
• SPAD的雪崩倍增效应会放大串扰信号

时间特性：

• CIS串扰是相对缓慢的过程
• SPAD串扰可能在纳秒级时间内发生

这些差异意味着传统的CIS隔离技术（如简单的STI隔离）在SPAD阵列中往往效果不佳，需要开发专门的隔离方案。

2. 电学串扰的物理机制与建模

2.1 共享阳极架构中的串扰路径

在共享阳极SPAD阵列中，电学串扰主要通过三个主要路径传播：

1. 衬底耦合：雪崩电流通过共享的衬底电阻耦合到相邻像素
2. 电源/地线耦合：通过共享的电源分布网络传播
3. 电容耦合：像素间寄生电容导致的瞬态耦合

其中，衬底耦合是最主要也是最难抑制的串扰路径。当某个像素发生雪崩时，会在共享的N阱中产生瞬态电流，这个电流会在衬底中形成电压波动，进而可能触发相邻像素的误动作。

2.2 串扰的定量分析模型

为了准确评估串扰的影响，我们可以建立一个简化的等效电路模型。假设一个N×N的共享阳极SPAD阵列，其串扰特性可以用以下参数描述：

串扰概率P_cross可以表示为：
P_cross ∝ exp(-d/λ) × (1 - exp(-t/τ_crosstalk))

其中d是像素间距，λ是串扰的特征长度，t是雪崩持续时间。

2.3 工艺参数对串扰的影响

不同的CMOS工艺参数会显著影响串扰特性：

• 外延层电阻率：高阻外延层（>100 Ω·cm）可减少衬底耦合
• 阱深度：深N阱可提供更好的垂直隔离
• STI深度：更深的浅沟槽隔离可增强横向隔离

实测数据显示，在0.18μm CMOS工艺中，采用深N阱隔离可以将串扰概率从10^-3降低到10^-5量级。

3. 护环设计技术与权衡分析

3.1 主流护环技术对比

在SPAD阵列中，常用的护环技术主要有三种：

1. STI护环：

   • 优点：工艺简单，与标准CMOS兼容
   • 缺点：界面缺陷导致暗计数率高，隔离效果有限

2. 埋层护环：

   • 优点：隔离效果好，暗计数率低
   • 缺点：需要额外工艺步骤，成本高

3. 深沟槽隔离：

   • 优点：隔离效果最佳
   • 缺点：工艺复杂度最高，可能影响成品率

3.2 护环设计的核心权衡

在设计护环结构时，需要平衡以下几个关键参数：

填充因子 vs 隔离效果：

• 更宽的护环提供更好的隔离，但会降低填充因子
• 通常护环宽度占像素间距的10-20%

暗计数率 vs 隔离性能：

• STI界面缺陷会增加暗计数
• 埋层护环可减少缺陷但工艺复杂

工艺复杂度 vs 性能：

• 简单工艺易于量产但性能受限
• 高性能方案往往需要非标工艺

3.3 先进护环技术进展

近年来，研究人员开发了几种创新的护环技术：

1. 渐变掺杂护环：

   • 通过精确控制掺杂分布，实现电场渐变
   • 可同时优化击穿特性和隔离效果

2. 三维环绕护环：

   • 结合深沟槽和埋层的三维隔离结构
   • 可提供全方位的串扰抑制

3. 自适应偏置护环：

   • 动态调整护环偏置电压
   • 可根据工作条件优化性能

这些新技术虽然提高了工艺复杂度，但在高端应用中（如量子成像、医疗诊断）可以带来显著的性能提升。

4. 设计优化方法与实测结果

4.1 像素布局优化策略

为了在串扰抑制和填充因子之间取得最佳平衡，可以采用以下布局技巧：

• 中心对称布局：将阳极接触置于像素中心，减少到各边缘的距离
• 交错排列：采用六边形或菱形排列，最大化护环共享
• 分级隔离：在阵列边缘采用更强的隔离，抑制边界效应

4.2 偏置电路设计

专门的偏置电路设计可以进一步抑制串扰：

• 有源箝位电路：快速吸收雪崩产生的瞬态电流
• 分级供电：为不同阵列区域提供独立的电源网络
• 动态偏置：根据工作模式调整偏置条件

4.3 实测性能对比

我们对比了三种不同护环设计的128×128 SPAD阵列性能：

从数据可以看出，深沟槽护环虽然工艺复杂，但在关键性能指标上具有明显优势。

5. 未来发展趋势与挑战

5.1 3D集成技术

将SPAD阵列与处理电路进行3D堆叠，可以：

• 彻底解决平面布局的串扰问题
• 实现更高的像素密度
• 减少寄生参数的影响

5.2 新型材料应用

硅锗（SiGe）或III-V族化合物半导体可以：

• 提供更高的光子探测效率
• 实现更低的暗计数率
• 扩展工作波长范围

5.3 智能化SPAD阵列

集成片上智能处理功能：

• 实时串扰补偿算法
• 自适应偏置控制
• 神经网络辅助信号处理

在实际产品开发中，我们经常发现护环设计需要根据具体应用场景进行定制。例如，在需要极高时间分辨率的LiDAR应用中，可能需要牺牲一些填充因子来获得更好的串扰抑制；而在低光成像应用中，则可能需要优先考虑填充因子和灵敏度。这种权衡需要基于详细的系统级仿真和实测验证。