1. 项目背景与核心需求
在FPGA开发中，XC7A35T这类中等规模器件经常面临片上存储资源不足的问题。以AX7035B开发板为例，其搭载的Artix-7芯片Block RAM仅有1.8Mb，当需要运行复杂算法或多任务系统时，本地存储很快就会捉襟见肘。这时候，外接DDR3存储器就成了扩展存储空间的必选项。
但要让程序真正跑在DDR上，需要解决两个关键问题：
- 硬件层面：正确配置Memory Interface Generator（MIG）IP核，建立稳定的物理层连接
- 软件层面：设计合理的启动流程，确保代码能从Flash正确加载到DDR并执行
我在最近的一个图像处理项目中就遇到了这个问题——当算法复杂度提升后，程序根本无法完整放入片内RAM。经过多次调试，最终实现了从QSPI Flash启动并运行在DDR3上的完整方案。下面就把这个过程中的关键技术和踩坑经验分享给大家。
2. 硬件设计关键点
2.1 MIG IP核配置要点
在Vivado中创建MIG IP核时，有几个参数需要特别注意：
- 时钟配置：
- 参考时钟选择200MHz（通过开发板上的晶振提供）
- 系统时钟使用内部PLL生成的200MHz
- 实际DDR3时钟频率设置为400MHz（通过MIG内部DLL倍频实现）
注意：不同开发板的时钟架构可能不同，务必参考官方原理图确认时钟路径
- 复位信号处理：
初学者最容易犯的错误就是直接连接sys_rst和aresetn。实际上这两个信号有本质区别：- aresetn：异步复位，通常来自系统复位电路
- sys_rst：需要同步释放的复位信号
正确的连接方式应该是：
verilog复制// 错误示例
assign mig_inst/sys_rst = aresetn;
// 正确连接
reset_sync reset_sync_inst (
.clk(sys_clk),
.reset_in(aresetn),
.reset_out(mig_inst/sys_rst)
);
2.2 硬件框图解析
完整的系统架构应包含以下关键模块：
code复制[QSPI Flash] ←→ [AXI Quad SPI] ←→ [MicroBlaze]
↑
↓
[DDR3 SDRAM] ←→ [MIG IP核] ←→ [AXI Interconnect]
特别说明：
- QSPI控制器必须包含在设计中，用于存储bootloader和应用程序镜像
- AXI互联矩阵需要正确配置地址映射，建议：
- 0x00000000~0x01FFFFFF：QSPI Flash地址空间
- 0x80000000~0x8FFFFFFF：DDR3地址空间
3. 软件开发流程
3.1 Bootloader开发
要让程序从DDR运行，必须实现二级启动：
-
Stage1 Bootloader（固化在QSPI中）：
- 初始化基本外设（UART、QSPI等）
- 将Stage2 Bootloader从Flash拷贝到DDR指定地址
- 跳转到DDR执行
-
Stage2 Bootloader（运行在DDR）：
- 初始化DDR控制器
- 加载应用程序到DDR
- 传递参数并跳转
在Vitis中创建Bootloader工程时，需要特别注意链接脚本的配置：
ld复制MEMORY {
flash (rx) : ORIGIN = 0x00000000, LENGTH = 16M
ddr (rwx) : ORIGIN = 0x80000000, LENGTH = 512M
}
SECTIONS {
.text : {
*(.boot) /* 必须将启动代码放在最前面 */
*(.text)
} > flash
...
}
3.2 应用程序配置
对于主应用程序，关键修改点在于链接脚本：
- 打开"Generate Linker Script"配置界面
- 将代码段(.text)和数据段(.data)的存储位置改为DDR：
ld复制.text : { *(.text) } > ddr .data : { *(.data) } > ddr
实测技巧：如果遇到"section overlaps with another section"错误，通常是因为DDR地址范围设置不正确。建议先用0x80000000作为起始地址，长度设置为实际物理内存大小的一半（考虑地址对齐）
4. 调试与下载
4.1 常见问题排查
-
DDR初始化失败：
- 现象：系统启动后卡在Bootloader阶段
- 排查步骤：
- 用示波器检查DDR供电电压（通常应为1.5V±5%）
- 确认时钟信号质量（200MHz参考时钟的jitter应小于50ps）
- 检查PCB走线是否满足长度匹配要求（差分对间误差<10mil）
-
程序跑飞：
- 现象：能启动但运行不稳定
- 解决方案：
- 在链接脚本中增加.stack和.heap段的大小（建议至少各保留64KB）
- 确认中断向量表已正确重定位到DDR空间
4.2 下载配置要点
在Vitis中配置Flash编程时：
- 勾选"Generate boot image"选项
- 设置正确的镜像格式：
- Bootloader：.elf格式
- 应用程序：.bin格式
- 下载顺序应为：
code复制1. 烧写Bootloader到Flash 2. 通过调试器下载应用程序到DDR 3. 复位系统观察启动过程
5. 性能优化建议
当程序运行在DDR后，可能会遇到性能下降的问题。以下是几个实测有效的优化手段：
-
缓存优化：
- 启用MicroBlaze的数据缓存和指令缓存（至少各配置8KB）
- 对频繁访问的数据使用__attribute__((section(".data")))强制定位到BRAM
-
总线优化：
- 在AXI互联中启用Outstanding操作（建议深度设为4）
- 对DDR访问使用突发传输（Burst Length=8）
-
代码优化：
c复制// 不好的写法 for(int i=0; i<1024; i++) { data[i] = process(buffer[i]); } // 优化后的写法 int local_buffer[64]; for(int block=0; block<16; block++) { memcpy(local_buffer, &buffer[block*64], 64*sizeof(int)); for(int i=0; i<64; i++) { local_buffer[i] = process(local_buffer[i]); } memcpy(&data[block*64], local_buffer, 64*sizeof(int)); }
这个方案在AX7035B开发板上实测稳定运行超过72小时，DDR访问带宽可达800MB/s，完全满足大多数嵌入式应用的性能需求。对于更复杂的系统，还可以考虑加入MMU进行虚拟地址管理，但这需要额外的配置步骤。