1. 项目概述：FPGA温度采集系统的核心价值
在工业自动化、实验室监测和智能家居领域，精确的温度采集与监控一直是关键需求。传统方案多采用MCU配合温度传感器实现，但当面对多通道、高实时性要求的场景时，FPGA的并行处理能力就展现出独特优势。这个项目通过FPGA驱动Max6675热电偶温度传感器，实现了从硬件驱动到数据可视化的完整链路。
我选择Xilinx Artix-7系列FPGA作为主控平台，主要考量其性价比和丰富的IO资源。Max6675作为支持K型热电偶的专用芯片，自带冷端补偿和模数转换功能，通过SPI接口输出12位温度数据，分辨率达0.25°C。系统工作时，FPGA以硬件逻辑实现SPI通信协议，相比软件模拟SPI的MCU方案，时序控制更加精准稳定。
关键设计决策：采用FPGA直接驱动传感器而非通过嵌入式软核处理，可确保在复杂电磁环境下仍能保持稳定的通信时序，这对工业现场尤为重要。
2. 硬件系统设计与接口实现
2.1 Max6675传感器特性解析
Max6675的SPI接口采用Mode 0协议（CPOL=0, CPHA=0），典型时钟频率最高5MHz。其数据帧包含16位：
- D15：虚位（始终为0）
- D14-D3：12位温度数据（单位0.25°C）
- D2：热电偶断开检测标志
- D1：保留位
- D0：三态检测位
在PCB布局时需注意：
- 热电偶导线应使用绞合线并远离高频信号线
- 芯片VCC与GND间应放置0.1μF去耦电容
- 尽量缩短传感器与FPGA的走线距离（建议<15cm）
2.2 FPGA接口电路设计
以Artix-7 XC7A35T为例，其IO Bank电压需配置为3.3V以匹配Max6675电平。关键信号连接：
verilog复制assign spi_cs_n = ~cs_reg; // 片选信号低有效
assign spi_clk = clk_reg; // SPI时钟输出
assign temp_data = spi_miso; // 温度数据输入
电源部分采用AMS1117-3.3稳压芯片，输入5V输出3.3V，需在输出端并联100μF电解电容和0.1μF陶瓷电容组合。为增强抗干扰能力，在SPI信号线上串联22Ω电阻并放置对地30pF电容。
3. Verilog驱动实现详解
3.1 SPI状态机设计
采用三段式状态机实现SPI通信：
verilog复制localparam IDLE = 2'b00;
localparam TRANS = 2'b01;
localparam DONE = 2'b10;
always @(posedge clk or posedge rst) begin
if(rst) begin
state <= IDLE;
clk_cnt <= 0;
end else begin
case(state)
IDLE:
if(start) begin
state <= TRANS;
cs_reg <= 1'b0;
end
TRANS:
if(clk_cnt == 15) begin
state <= DONE;
cs_reg <= 1'b1;
end else
clk_cnt <= clk_cnt + 1;
DONE:
begin
state <= IDLE;
clk_cnt <= 0;
end
endcase
end
end
时钟分频模块将系统时钟50MHz分频为4MHz SPI时钟（满足Max6675时序要求）：
verilog复制reg [3:0] div_cnt;
always @(posedge clk) begin
if(div_cnt == 6) begin
spi_clk_en <= 1'b1;
div_cnt <= 0;
end else begin
spi_clk_en <= 1'b0;
div_cnt <= div_cnt + 1;
end
end
3.2 温度数据处理单元
接收到的16位数据需进行有效性校验和转换：
verilog复制// 检测热电偶断开故障
wire sensor_error = temp_data[2];
// 温度值转换
wire [11:0] temp_raw = temp_data[14:3];
reg [15:0] temp_actual;
always @(*) begin
if(sensor_error)
temp_actual = 16'hFFFF; // 错误标志
else
temp_actual = {4'b0, temp_raw} * 25; // 转换为0.01°C单位
end
实测发现：Max6675上电后首次读取可能不稳定，建议在初始化时丢弃前3次采样结果。
4. 数据上传与上位机通信
4.1 UART通信协议设计
采用自定义简易协议传输温度数据：
code复制帧头(0xAA) | 数据长度(1字节) | 温度数据(2字节) | 校验和(1字节) | 帧尾(0x55)
Verilog实现示例：
verilog复制reg [7:0] tx_data [0:4];
always @(*) begin
tx_data[0] = 8'hAA;
tx_data[1] = 8'h02;
tx_data[2] = temp_actual[15:8];
tx_data[3] = temp_actual[7:0];
tx_data[4] = tx_data[1]+tx_data[2]+tx_data[3];
tx_data[5] = 8'h55;
end
波特率配置为115200bps，FPGA内部使用16倍过采样：
verilog复制parameter BAUD_DIV = 50_000_000 / (115200 * 16);
reg [15:0] baud_cnt;
always @(posedge clk) begin
if(baud_cnt == BAUD_DIV) begin
baud_cnt <= 0;
sample_en <= 1'b1;
end else begin
baud_cnt <= baud_cnt + 1;
sample_en <= 1'b0;
end
end
4.2 上位机软件实现要点
使用Python+PyQt5开发的上位机核心功能包括：
- 串口数据解析线程：
python复制def serial_thread():
while running:
if ser.in_waiting >= 6:
header = ser.read(1)
if header == b'\xAA':
length = int.from_bytes(ser.read(1), 'big')
data = ser.read(length + 2) # 数据+校验和+帧尾
if data[-1] == 0x55:
process_data(data[:-1])
- 温度曲线绘制采用PyQtGraph库：
python复制import pyqtgraph as pg
plot_widget = pg.PlotWidget()
curve = plot_widget.plot(pen='y')
def update_plot(temp):
curve.setData(temp_buffer) # temp_buffer为历史数据数组
- 数据存储使用SQLite数据库：
python复制conn = sqlite3.connect('temp_data.db')
c = conn.cursor()
c.execute('''CREATE TABLE IF NOT EXISTS records
(timestamp REAL, temperature REAL)''')
5. 系统调试与性能优化
5.1 关键信号测量要点
使用示波器检测时重点关注：
- SPI时钟上升沿与数据变化沿的关系
- CS信号下降沿到第一个时钟上升沿的间隔（应>100ns）
- 数据线在时钟下降沿后的保持时间（应>20ns）
实测中发现的问题及解决：
- 问题：温度读数偶尔跳变
- 原因：SPI时钟线存在振铃
- 解决：在时钟线上串联47Ω电阻并缩短走线
5.2 采样速率优化策略
原始方案单次转换需约200ms（Max6675限制），通过以下方法提升系统响应：
- 多传感器并行采集：利用FPGA的并行特性，同时驱动4路Max6675
verilog复制genvar i;
generate
for(i=0; i<4; i=i+1) begin: sensor_array
max6675_driver inst(
.clk(clk_div[i]),
.cs_n(cs_n[i]),
.miso(miso[i])
);
end
endgenerate
- 数据压缩传输：对连续采样数据做差分编码
python复制# 上位机解压缩示例
def delta_decode(data):
return [sum(data[:i+1]) for i in range(len(data))]
6. 扩展应用与进阶改进
6.1 多节点组网方案
通过RS485总线扩展多个采集节点：
- FPGA增加SN65HVD72收发器
- 采用Modbus-RTU协议：
verilog复制// 从机地址检测逻辑
always @(posedge clk) begin
if(rx_valid && rx_data == DEVICE_ADDR)
respond_en <= 1'b1;
end
6.2 温度预警功能实现
在FPGA内集成阈值比较器：
verilog复制reg [15:0] temp_threshold = 16'd8000; // 80.00°C
always @(posedge clk) begin
alarm <= (temp_actual > temp_threshold) ? 1'b1 : 1'b0;
end
上位机对应增加报警界面：
python复制QSound.play('alarm.wav') if temp > threshold else None
经过实际产线环境测试，该系统在-20°C~100°C范围内稳定性误差<±0.5°C，满足大多数工业场景需求。对于更高精度要求，可考虑改用Max31855芯片（分辨率0.0625°C），但需注意其SPI时序略有不同。