1. 项目概述
这个基于DE10-Nano开发板的HDMI彩条显示案例，是一个典型的FPGA视频输出实践项目。作为一名长期从事FPGA开发的工程师，我认为这类项目最能体现硬件描述语言与数字视频技术的完美结合。通过这个案例，我们不仅能掌握HDMI接口的实现原理，还能学习如何利用Intel FPGA特有的Signal Tap逻辑分析仪进行实时信号调试。
项目核心在于实现可切换分辨率的HDMI彩条发生器，同时演示Signal Tap工具的使用技巧。我在实际项目中多次使用类似方案进行视频接口调试，发现这种"视频输出+实时调试"的组合对于验证时序逻辑特别有效。下面我将从硬件架构到调试技巧，详细拆解这个案例的实现要点。
2. 硬件平台与核心需求解析
2.1 DE10-Nano开发板特性
DE10-Nano是Terasic推出的Cyclone V SoC开发板，其核心优势在于：
- 双核ARM Cortex-A9 + Cyclone V FPGA的异构架构
- 板载HDMI TX接口（ADV7513编码芯片）
- 丰富的存储资源（1GB DDR3 + 64MB SDRAM）
- 支持HSMC扩展接口
在实际使用中，我发现其HDMI输出电路设计非常专业：ADV7513芯片通过I2C配置，支持最高1080p@60Hz的输出。但需要注意其时钟架构——FPGA需要提供74.25MHz（720p）或148.5MHz（1080p）的像素时钟。
2.2 HDMI彩条发生器设计目标
这个案例要实现的核心功能包括：
- 可编程分辨率切换（支持480p/720p/1080p）
- RGB彩条图案生成（包含白、黄、青、绿、紫、红、蓝、黑八种色条）
- 通过Signal Tap捕获并分析视频时序信号
从工程实践角度看，这类彩条发生器是视频系统开发的"Hello World"。我在多个视频处理项目中都将其作为基础测试模式，因为它能直观验证：
- 时序控制是否正确
- 色彩空间转换是否正常
- 数据传输是否完整
3. HDMI接口实现详解
3.1 视频时序生成
HDMI输出的核心是精确的时序控制。以720p@60Hz为例，其参数如下：
| 参数 | 有效区域 | 消隐区 | 总计 |
|---|---|---|---|
| 水平像素 | 1280 | 370 | 1650 |
| 垂直行数 | 720 | 30 | 750 |
| 像素时钟(MHz) | - | - | 74.25 |
在Verilog中，我们通常用如下状态机实现时序控制：
verilog复制always @(posedge pix_clk) begin
if (h_count < H_TOTAL-1) h_count <= h_count + 1;
else begin
h_count <= 0;
if (v_count < V_TOTAL-1) v_count <= v_count + 1;
else v_count <= 0;
end
h_sync <= (h_count >= H_SYNC_START) && (h_count < H_SYNC_END);
v_sync <= (v_count >= V_SYNC_START) && (v_count < V_SYNC_END);
active <= (h_count < H_ACTIVE) && (v_count < V_ACTIVE);
end
注意：不同分辨率需要重新计算时序参数。建议使用Excel或在线计算器生成参数表，避免手工计算错误。
3.2 彩条图案生成
八色彩条的经典实现方案是使用水平计数器控制颜色切换：
verilog复制// 每个色条宽度 = 有效宽度/8
localparam BAR_WIDTH = H_ACTIVE >> 3;
always @(posedge pix_clk) begin
case (h_count[10:8]) // 取高位bit判断色条区域
3'b000: {r,g,b} <= 8'hFF; // 白
3'b001: {r,g,b} <= 8'hFC; // 黄
3'b010: {r,g,b} <= 8'h1C; // 青
// ...其他颜色定义
endcase
end
在实际项目中，我发现这种实现方式存在两个常见问题：
- 当分辨率不是8的整数倍时，最后一个色条会异常
- 颜色值需要根据YUV转换矩阵调整
解决方案是使用更精确的区域判断：
verilog复制wire [2:0] bar_index = h_count / BAR_WIDTH;
3.3 ADV7513配置流程
DE10-Nano的HDMI输出需要通过I2C配置ADV7513芯片。关键配置步骤包括：
- 初始化I2C控制器
- 写入以下关键寄存器：
- 0x41: 设置输入格式（RGB 4:4:4）
- 0x55: 使能内部时序发生器
- 0x56: 设置视频识别码（对应分辨率）
- 定期读取0x94寄存器检查热插拔状态
实测技巧：ADV7513对I2C时序要求严格，建议在Signal Tap中捕获SCL/SDA信号验证时序。常见问题是上拉电阻不足导致信号完整性差。
4. Signal Tap逻辑分析仪实战
4.1 信号捕获配置
Signal Tap是Intel FPGA独有的片上调试工具，其核心优势在于：
- 实时捕获内部信号不占用IO引脚
- 支持触发条件组合
- 可保存波形数据供离线分析
对于本案例，建议捕获以下信号组：
- 时序控制组：pix_clk, h_count[15:0], v_count[15:0], h_sync, v_sync, active
- 数据输出组：r[7:0], g[7:0], b[7:0]
- 状态机组：current_state[3:0]
配置要点：
- 采样深度建议4K~8K（占用片上存储器资源）
- 触发条件设为"v_sync上升沿"
- 采样时钟使用pix_clk
4.2 典型波形分析
正常工作时应该观察到：
- h_count在0到H_TOTAL-1之间循环
- v_count在h_count回零时递增
- active信号在有效显示区域为高
- 颜色数据在active期间按色条规律变化
常见异常波形及解决方法：
| 问题现象 | 可能原因 | 解决方案 |
|---|---|---|
| h_count不递增 | 时钟未连接或频率错误 | 检查PLL输出和时钟分配网络 |
| active区域与不同步 | 时序参数计算错误 | 重新计算并核对标准视频时序 |
| 颜色数据不稳定 | 跨时钟域问题 | 添加寄存器同步或FIFO缓冲 |
4.3 高级调试技巧
- 条件触发：设置"h_count==1280 && v_count==720"触发，精确定位到特定像素位置
- 数据格式化：将RGB信号设置为模拟波形显示，直观观察颜色变化
- 存储优化：使用分段存储模式，只捕获关键区域的信号
我在调试一个类似项目时，曾遇到间歇性花屏问题。通过设置"active==1 && r==0"的触发条件，最终定位到是跨时钟域导致的亚稳态问题。这种问题用传统仿真很难复现，Signal Tap的实时捕获特性就显示出独特优势。
5. 分辨率动态切换实现
5.1 硬件架构设计
要实现分辨率热切换，需要考虑：
- 像素时钟动态切换（使用FPGA的时钟复用器）
- 时序参数表存储（使用ROM或寄存器组）
- 平滑过渡处理（避免切换瞬间的信号紊乱）
推荐架构：
code复制 +---------------+
+----->| 720p时序模块 |
| +---------------+
用户控制信号--->| MUX
| +---------------+
+----->| 1080p时序模块 |
+---------------+
5.2 关键实现代码
verilog复制// 分辨率寄存器
reg [1:0] resolution_mode;
// 时钟选择输出
assign pix_clk = (resolution_mode == 2'b00) ? clk_74M :
(resolution_mode == 2'b01) ? clk_148M : clk_27M;
// 参数选择逻辑
always @(*) begin
case (resolution_mode)
2'b00: begin // 720p
H_TOTAL = 1650;
V_TOTAL = 750;
// ...其他参数
end
2'b01: begin // 1080p
H_TOTAL = 2200;
V_TOTAL = 1125;
// ...其他参数
end
endcase
end
5.3 切换时的注意事项
- 必须在垂直消隐期间切换（检测v_sync上升沿）
- 切换后需要重新配置ADV7513
- 建议添加去抖动逻辑（约50ms延迟）
实测中发现，不当的切换时机会导致显示器短暂黑屏或同步丢失。最佳实践是在v_sync上升沿后延迟10行再切换参数。
6. 工程优化与扩展思路
6.1 资源优化技巧
- 共享计数器：将h_count和v_count合并为单个线性计数器
verilog复制reg [20:0] pixel_counter; assign h_count = pixel_counter % H_TOTAL; assign v_count = pixel_counter / H_TOTAL; - ROM存储颜色：对于复杂图案，使用ROM存储预定义图像
- 时序参数动态计算：用乘法器实时计算位置，节省存储资源
6.2 功能扩展建议
- 添加测试图案选择：棋盘格、渐变、色彩渐变等
- 集成EDID读取：自动识别显示器支持的分辨率
- 添加OSD叠加：在视频上叠加文字或图形信息
- 性能监测：实时显示帧率和时序余量
在最近的一个商业项目中，我们基于类似架构开发了带自动检测功能的视频测试信号发生器。通过添加UART控制接口，可以实现远程控制和模式切换，大大方便了产线测试。
7. 常见问题与解决方案
7.1 无HDMI输出
排查步骤：
- 检查ADV7513的电源（1.8V和3.3V）
- 验证I2C总线是否活动（用Signal Tap抓取）
- 确认热插拔检测（HPD）信号是否正常
- 检查像素时钟是否输出
7.2 图像偏移或不同步
调整方案：
- 重新计算时序参数，特别是前沿和后沿
- 检查像素时钟的抖动（建议使用低抖动PLL）
- 调整ADV7513的同步极性寄存器（0x17）
7.3 色彩异常
可能原因：
- RGB到YUV转换配置错误（ADV7513寄存器0x18~0x1A）
- 数据对齐问题（检查MSB/LSB设置）
- 颜色深度不匹配（确保8bit/像素）
7.4 Signal Tap无法触发
调试方法：
- 确认采样时钟与被测信号同源
- 检查触发条件是否可能发生
- 增加触发位置前后的采样点数
- 降低采样时钟频率（必要时）
记得保存Signal Tap配置文件（.stp），我在团队协作时发现不同工程师的配置经常需要共享。建议将常用触发条件保存为模板。