徐校长1. Arm DSU-120AE架构概述
DynamIQ Shared Unit-120AE（DSU-120AE）是Arm新一代多核处理器架构中的关键子系统，作为DynamIQ技术体系的核心互联组件，它彻底改变了传统多核处理器的组织方式。与传统的CCI或CMN互连不同，DSU-120AE采用共享单元设计，将L3缓存、一致性控制、电源管理和核心互联等功能集成在单一模块中，为1+7到8+1等灵活的核心组合提供硬件基础。
在实际芯片设计中，我们通常将DSU-120AE与Cortex-A7x/A5x系列CPU核心组合使用。以典型的移动SoC为例，一个DSU-120AE实例可能连接四个Cortex-A78和四个Cortex-A55核心，通过共享的L3缓存（通常配置4MB）实现高效数据交互。这种异构多核设计允许大核处理高性能任务，小核处理后台作业，而DSU-120AE则智能地管理它们之间的资源协调。
需要模型API调用？ 免费领10W Token，多模型网关一键接入 Claude、DeepSeek 等主流模型。
2. 基于页的硬件属性(PBHA)技术解析
2.1 PBHA基础原理
Page-Based Hardware Attribute（PBHA）是现代处理器中一项关键的硬件优化技术，它通过物理地址映射传递额外的硬件属性信息。在DSU-120AE中，PBHA以4比特位宽实现，这些比特位伴随内存访问请求在整个系统中传递，影响各级缓存和内存控制器的行为决策。
举个例子，当CPU核心发起内存加载请求时，MMU在完成虚拟到物理地址转换的同时，会根据页表项中的配置生成PBHA值。这个值会随请求通过AMBA总线传递，L3缓存控制器可能根据PBHA决定：
- 数据在缓存中的替换优先级（如标记为高频访问的数据可避免被LRU算法过早替换）
- 内存访问的调度策略（如标记为实时性的请求可插队处理）
- 电源管理行为（如标记为冷数据的内存区域可触发更激进的缓存行释放）
2.2 DSU-120AE中的PBHA实现细节
DSU-120AE为PBHA提供全方位的硬件支持，具体表现在三个关键设计上：
- L3缓存PBHA存储：
通过配置L3_PBHA_STORAGE参数，开发者可以选择是否在L3缓存标签中额外存储4比特PBHA信息。启用此功能时，所有L3标签RAM的宽度将增加4比特。我们在实际测试中发现，对于工作集大小超过2MB的应用场景，启用PBHA存储可使缓