套筒式全差分二级运放设计与Cascode补偿技术详解

1. 套筒式全差分二级运放设计概述

在模拟集成电路设计中，运算放大器是最基础也是最重要的模块之一。套筒式全差分二级运放因其高增益、高共模抑制比等优异特性，被广泛应用于高速ADC、精密滤波器等场合。与传统单端运放相比，全差分结构具有更好的抗干扰能力和更高的电源抑制比。

我最近完成了一个采用Cascode补偿的套筒式全差分二级运放设计，实测开环增益达到122dB，CMRR为120dB。这个设计有几个关键特点：

• 采用TSMC 0.18μm工艺实现
• 使用Cascode补偿而非传统密勒补偿
• 包含完整的仿真测试方案
• 实测THD仅0.1%

提示：全差分设计需要特别注意共模反馈电路的设计，这是保证电路稳定工作的关键。

2. 电路架构与工作原理

2.1 套筒式结构解析

套筒式(cascode)结构本质上是一个共源-共栅的组合。在我的设计中，输入级采用PMOS差分对，负载使用NMOS cascode结构。这种结构的主要优势在于：

1. 提高输出阻抗：通过stacking晶体管，有效输出阻抗为gm2ro2ro1
2. 改善频率响应：减少了密勒效应的影响
3. 增强PSRR：对电源噪声有更好的抑制能力

具体到本设计，第一级采用PMOS输入对管(M1,M2)和NMOS cascode负载(M3-M6)，第二级是共源放大器(M7,M8)。偏置电路为所有cascode管提供稳定的偏置电压。

2.2 全差分设计要点

全差分运放与单端运放的主要区别在于：

• 需要共模反馈(CMFB)电路
• 输出摆幅是单端的两倍
• 对匹配要求更高

本设计的CMFB采用开关电容结构，在保证精度的同时节省功耗。实际布局时需要特别注意差分对的对称性，任何不对称都会导致偶次谐波失真。

2.3 Cascode补偿技术

与传统密勒补偿不同，本设计采用Cascode补偿技术，主要考虑以下几点：

1. 更好的相位裕度：在相同功耗下可获得更大的GBW
2. 更小的补偿电容：节省芯片面积
3. 更高的稳定性：对工艺变化不敏感

补偿电容Cc连接在第一级输出和第二级cascode节点之间，形成前馈路径。通过合理选择Cc值(本设计为2pF)，可以在60°相位裕度下实现100MHz的GBW。

3. 仿真方法与结果分析

3.1 直流特性仿真

首先进行DC仿真验证工作点：

• 输入对管过驱动电压：200mV
• 尾电流源：100μA
• 输出共模电平：0.9V(1.8V电源)

关键参数测量结果：

3.2 交流特性仿真

交流仿真主要关注：

1. 频率响应：测量-3dB带宽和GBW
2. 稳定性：通过相位裕度判断
3. 电源抑制比：PSRR@1kHz=80dB

仿真时需要注意：

• 在开环配置下需要断开CMFB环路
• 使用.ac分析时设置合适的频率范围(1Hz-1GHz)
• 负载电容设为典型值5pF

3.3 瞬态特性测试

瞬态测试包括：

• 压摆率测试：施加大信号方波(0.5Vpp)
• 建立时间测试：小信号阶跃响应
• THD测试：1kHz正弦波输入

实测压摆率为0.5V/μs，建立时间(0.1%)为50ns。THD测试使用10kHz正弦波，在1Vpp输出时THD为0.1%。

4. 设计优化与版图考虑

4.1 性能优化技巧

通过多次迭代，我总结了以下优化经验：

1. 输入对管的gm/id应保持在15左右，平衡噪声和速度
2. Cascode管的L取最小值以减少寄生电容
3. 补偿电容需要根据实际相位裕度微调
4. 偏置电路使用带隙基准提高温度稳定性

4.2 版图设计要点

全差分运放的版图需要特别注意：

• 严格对称的差分对布局
• 交叉耦合的金属走线
• 足够的dummy器件
• 合理的电源/地布线

我的做法是：

1. 输入对管采用共质心结构
2. 所有信号走线差分等长
3. 在敏感节点周围加保护环
4. 使用顶层金属走电源线

4.3 常见问题排查

在实际设计中遇到过这些问题：

1. 振荡问题：通过增加ESD电阻解决
2. 增益不足：检查偏置电压和器件尺寸
3. 失调电压大：优化匹配和版图
4. 功耗超标：调整偏置电流

5. 实际测试与验证

5.1 测试板设计

为了验证芯片性能，设计了专门的测试板：

• 四层PCB板设计
• 低噪声电源滤波
• SMA接口用于高频信号
• 板上包含去耦电容网络

测试时需要注意：

1. 避免长导线引入寄生电感
2. 使用差分探头测量
3. 做好静电防护

5.2 实测与仿真对比

将仿真结果与实测数据对比：

差异主要来自：

• 封装寄生参数
• 测试环境噪声
• 工艺角偏差

5.3 应用实例

该运放已成功应用于：

1. 16位Pipeline ADC的MDAC电路
2. 有源RC滤波器的积分器
3. 仪表放大器前端

在ADC应用中，实测ENOB达到15.2位，验证了运放的优良性能。