数字接收机架构演进与FPGA实现技术

1. 数字接收机架构演进：从超外差式到软件定义无线电

在射频信号处理领域，传统超外差接收机架构已经服役了近一个世纪。这种经典设计通过本地振荡器（LO）与混频器的协同工作，将高频信号下变频至中频（IF）进行处理。以FM广播接收为例，当接收100.7MHz信号时，采用90MHz的LO频率（100.7MHz - 10.7MHz IF）实现频率转换。这种模拟方案虽然成熟，但存在本振相位噪声大、滤波器一致性差等固有问题。

现代数字接收机的革命性突破在于将信号数字化节点大幅前移。如图1所示的典型数字接收机框图，在射频放大级之后立即部署高速ADC，将模拟信号转换为数字样本。以Pentek Model 6236为例，其采用14位105MHz ADC，能直接采样带宽达45MHz的射频信号。这种架构的核心优势在于：

• 数字本地振荡器（NCO）的频率切换可在微秒级完成，且保持相位连续
• 数字滤波器具有完美的温度稳定性和通道一致性
• 支持实时修改解调算法，无需硬件改动

关键提示：选择ADC时需确保采样率至少是信号带宽的2倍（奈奎斯特准则）。例如70MHz采样率对应35MHz最大信号带宽，实际工程中建议保留10-15%余量。

2. 数字下变频（DDC）核心技术解析

2.1 抗混叠滤波设计

当输入信号频率(fa)超过fs/2时，会产生混叠镜像出现在fs-fa处。如图2所示，在70MHz采样系统中，80MHz信号会产生10MHz的虚假镜像。解决此问题的黄金法则是采用抗混叠滤波器，通常为锐截止的LC或SAW滤波器。Pentek 6235接收模块内置七阶椭圆滤波器，在fs/2处提供60dB以上抑制。

工程实践中存在两种滤波策略：

1. 基带采样：使用低通滤波器保留DC-fs/2信号
2. 欠采样：采用带通滤波器选择fs/2-fs频段，通过频谱折叠等效下变频

2.2 数字正交混频

数字接收机的混频器本质是两组复数乘法器，分别用正弦和余弦本振信号进行正交下变频。以TI GC4016芯片为例，其采用32位相位累加器的DDS，频率分辨率达0.016Hz（70MHz时钟时）。这种设计带来三大优势：

• 镜像抑制比优于80dB（模拟混频器通常仅30-40dB）
• 支持I/Q两路输出，保留信号完整相位信息
• 本振频率切换无瞬态效应

混频后的