LDO噪声抑制网络设计：提升精密电路电源性能

1. LDO噪声抑制网络的设计原理

在精密模拟电路设计中，电源噪声往往是限制系统性能的关键因素。作为电源管理链路的最后一级，低压差线性稳压器(LDO)的输出噪声直接影响着ADC、DAC、PLL等敏感电路的性能表现。传统可调LDO架构中，误差放大器和基准电压源的噪声会随输出电压按比例放大，这个现象在输出电压高于基准电压两倍时尤为明显。

1.1 噪声放大机制分析

典型可调LDO的反馈网络如图1所示，其输出电压由基准电压VR和电阻分压比决定：

code复制VOUT = VR × (1 + R1/R2)

这个分压比不仅决定了直流输出电压，同时也构成了误差放大器的噪声增益。误差放大器自身的噪声VN和基准源噪声VRN都会被相同的增益系数放大，导致输出端总噪声电压随输出电压线性增加。

关键发现：当LDO输出1V电压（基准500mV）时，噪声增益为2；输出3V时增益升至6，这使得高频时钟电路等噪声敏感系统面临严峻挑战。

1.2 噪声抑制网络工作原理

通过在反馈路径中插入RC网络（RNR与CNR），我们构建了一个频率选择性衰减网络。其核心作用体现在三个层面：

1. 低频段（<10Hz）：CNR呈现高阻抗，保持原有直流分压比确保输出电压精度
2. 中频段（10Hz-20kHz）：CNR阻抗降低，与RNR形成并联路径，将噪声增益压制到接近1
3. 高频段（>20kHz）：网络特性受限于误差放大器开环响应，噪声抑制效果减弱

图2对比展示了传统架构与加入噪声抑制网络后的AC响应曲线。实测数据显示，在100Hz-10kHz范围内，ADP7142的输出噪声从70μV RMS降至12μV RMS，降幅达15.3dB。

2. 关键器件选型与参数设计

2.1 电阻网络设计准则

反馈电阻RFB1和RFB2的取值需要平衡三个矛盾需求：

1. 功耗限制：阻值过小会导致静态电流增加，典型选择在10kΩ-100kΩ范围
2. 噪声贡献：金属膜电阻优于厚膜电阻，1%精度可满足大多数应用
3. 稳定性考量：RNR取值应使高频增益保持在1.1左右，避免相位裕度不足

对于ADP7142的12V输出设计案例：

• RFB1=91kΩ, RFB2=10kΩ（设定分压比）
• RNR=1kΩ（将高频增益限制在1.